公开(公告)号：CN101256939A

公开(公告)日：2008-09-03

申请号：CN200810080839.5

申请日：2008-02-21

Applicant: 国际商业机器公司

Inventor： C·W·科布格尔三世 ,  古川俊治 ,  D·V·霍拉克 ,  M·C·哈基 ,  J·G·高迪亚罗

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/027 ,  H01L21/311 ,  H01L21/82

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/28123

Abstract: 本发明涉及一种结构和集成电路制造方法。一种用于同时形成多个线宽的方法，其中所述多个线宽中的一个小于采用常规光刻方法可得到的线宽。所述方法包括提供一种结构，所述结构包括记忆层和在所述记忆层的顶上的侧壁图像转移(SIT)层。然后，构图所述SIT层，产生SIT区域。然后，在所述记忆层的定向蚀刻期间使用所述SIT区域作为阻挡掩模产生第一记忆区域。然后，沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生SIT部分。所述构图包括光刻方法。所述缩进距离D小于与所述光刻方法有关的临界尺寸CD。所述SIT区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，其中CD＜W2＜2D＜W3。

公开(公告)号：CN101256939B

公开(公告)日：2010-12-15

申请号：CN200810080839.5

申请日：2008-02-21

Applicant: 国际商业机器公司

Inventor： C·W·科布格尔三世 ,  古川俊治 ,  D·V·霍拉克 ,  M·C·哈基 ,  J·G·高迪亚罗

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/027 ,  H01L21/311 ,  H01L21/82

CPC classification number: H01L21/32139 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/28123

Abstract: 本发明涉及一种结构和集成电路制造方法。一种用于同时形成多个线宽的方法，其中所述多个线宽中的一个小于采用常规光刻方法可得到的线宽。所述方法包括提供一种结构，所述结构包括记忆层和在所述记忆层的顶上的侧壁图像转移(SIT)层。然后，构图所述SIT层，产生SIT区域。然后，在所述记忆层的定向蚀刻期间使用所述SIT区域作为阻挡掩模产生第一记忆区域。然后，沿参考方向以缩进距离D缩进所述SIT区域的侧壁，产生SIT部分。所述构图包括光刻方法。所述缩进距离D小于与所述光刻方法有关的临界尺寸CD。所述SIT区域包括沿所述参考方向的第一尺寸W2和第二尺寸W3，其中CD＜W2＜2D＜W3。

公开(公告)号：CN101162366A

公开(公告)日：2008-04-16

申请号：CN200710180602.X

申请日：2007-10-09

Applicant: 国际商业机器公司

Inventor： C·W·科布格尔三世 ,  D·V·霍拉克 ,  古川俊治

IPC: G03F7/20 ,  G03F7/00 ,  H01L21/027

CPC classification number: H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

Abstract: 一种形成光刻和亚光刻尺寸结构的方法。所述方法包括：在基础层的顶表面上形成芯层然后在所述芯层的顶表面上形成掩蔽层；将所述掩蔽层构图为岛的图形；将所述岛的图形转移到所述芯层中以形成芯岛，在所述芯岛之间的间隔中暴露所述基础层的所述顶表面；在所述芯岛的侧壁上形成第一间隔物；去除所述芯岛，在所述第一间隔物之间的间隔中暴露所述基础层的所述顶表面；在所述第一间隔物的侧壁上形成第二间隔物；以及去除所述第一间隔物，在所述第二间隔物之间的间隔中暴露所述基础层的所述顶表面。

公开(公告)号：CN100580933C

公开(公告)日：2010-01-13

申请号：CN200610143832.4

申请日：2006-11-09

Applicant: 国际商业机器公司

Inventor： D·V·霍拉克 ,  S·J·霍姆斯 ,  C·W·科布格尔三世 ,  古川俊治 ,  M·C·哈吉

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  G11C16/02

CPC classification number: G11C13/025 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0512

Abstract: 结构以及操作该结构的方法。所述结构包括(a)衬底；(b)在所述衬底上的第一电极区和第二电极区；以及(c)在所述第一和第二电极区之间设置的第三电极区。响应于在所述第一和第三电极区之间施加的第一写电压电势，所述第三电极区改变其自身形状，以便响应于随后在所述第一和第三电极区之间施加的预定读电压电势，读出电流在所述第一和第三电极区之间流动。另外，响应于在所述第二和第三电极区之间施加的第二写电压电势，所述第三电极区改变其自身形状，以便响应于在所述第一和第三电极区之间施加的所述预定读电压电势，所述读出电流不在所述第一和第三电极区之间流动。

公开(公告)号：CN1976040A

公开(公告)日：2007-06-06

申请号：CN200610143832.4

申请日：2006-11-09

Applicant: 国际商业机器公司

Inventor： D·V·霍拉克 ,  S·J·霍姆斯 ,  C·W·科布格尔三世 ,  古川俊治 ,  M·C·哈吉

IPC: H01L27/115 ,  H01L27/12 ,  H01L27/02 ,  G11C16/02

CPC classification number: G11C13/025 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0512

Abstract: 结构以及操作该结构的方法。所述结构包括(a)衬底；(b)在所述衬底上的第一电极区和第二电极区；以及(c)在所述第一和第二电极区之间设置的第三电极区。响应于在所述第一和第三电极区之间施加的第一写电压电势，所述第三电极区改变其自身形状，以便响应于随后在所述第一和第三电极区之间施加的预定读电压电势，读出电流在所述第一和第三电极区之间流动。另外，响应于在所述第二和第三电极区之间施加的第二写电压电势，所述第三电极区改变其自身形状，以便响应于在所述第一和第三电极区之间施加的所述预定读电压电势，所述读出电流不在所述第一和第三电极区之间流动。

公开(公告)号：CN100517635C

公开(公告)日：2009-07-22

申请号：CN200610002740.4

申请日：2006-01-25

Applicant: 国际商业机器公司

Inventor： S·J·霍姆斯 ,  M·C·哈基 ,  C·W·科布格尔三世 ,  古川俊治 ,  D·V·霍拉克

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L29/0653 ,  B82Y10/00 ,  H01L21/28114 ,  H01L21/3086 ,  H01L21/31144 ,  H01L21/76224 ,  H01L21/76243 ,  H01L21/76267 ,  H01L21/76283 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/78654 ,  H01L29/78684

Abstract: 半导体结构和形成半导体结构的方法。半导体结构包括纳米结构或使用纳米结构制造。形成半导体结构的方法包括使用纳米掩模产生纳米结构和使用产生的纳米结构实施附加半导体工艺步骤。

公开(公告)号：CN101026124A

公开(公告)日：2007-08-29

申请号：CN200710005586.0

申请日：2007-02-13

Applicant: 国际商业机器公司

Inventor： J·A·曼德尔曼 ,  W·R·通蒂 ,  D·V·霍拉克 ,  E·H·坎农 ,  古川俊治 ,  C·W·科布格尔三世 ,  M·C·哈基 ,  J·K·孔托斯

IPC: H01L21/762 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L27/0921 ,  H01L21/76229 ,  H01L21/823878

Abstract: 本发明提供了用于抑制体CMOS器件中的闭锁的半导体方法和器件结构。该方法包括在衬底的半导体材料中形成沟槽，该沟槽具有设置在也在衬底的半导体材料中限定的一对掺杂阱之间的第一侧壁。该方法还包括在沟槽中形成蚀刻掩模以部分掩蔽沟槽的底部，接着除去穿过部分掩蔽的底部暴露的衬底的半导体材料，以限定加深沟槽的变窄的第二侧壁。用介质材料填充加深沟槽以限定在掺杂阱中形成的器件的沟槽隔离区域。填充加深的沟槽延伸的介质材料增强了闭锁抑制。

公开(公告)号：CN101009283A

公开(公告)日：2007-08-01

申请号：CN200710008227.0

申请日：2007-01-25

Applicant: 国际商业机器公司

Inventor： C·W·科布格尔三世 ,  古川俊治 ,  J·A·曼德尔曼

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/76237 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/1087 ,  H01L29/78

Abstract: 在第一方面中，提供了第一装置。第一装置是半导体器件，包括：(1)浅沟槽隔离(STI)氧化物区域；(2)第一金属氧化物半导体场效应晶体管(MOSFET)，与STI氧化物区域的第一侧面连接；(3)第二MOSFET，与STI氧化物区域的第二侧面连接，其中部分第一和第二MOSFET形成连接成回路的第一和第二双极结晶体管(BJT)；以及(4)在STI氧化物区域下的掺杂剂注入区域，其中掺杂剂注入区域形成BJT回路的一部分并且适于减小回路的增益。还提供了许多其它方面。

公开(公告)号：CN101542630A

公开(公告)日：2009-09-23

申请号：CN200680027127.6

申请日：2006-07-21

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  M·C·哈基 ,  S·J·霍姆斯 ,  D·V·霍拉克 ,  C·W·科布格尔三世

IPC: G11C11/00

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C2213/16 ,  G11C2213/77 ,  Y10S977/742 ,  Y10S977/939 ,  Y10S977/943

Abstract: 非易失性和抗辐射切换与存储器器件(225)，所述器件使用垂直纳米管(155)并且通过范德华力可逆地保持状态，以及制造所述器件的方法。用于读出所述器件的状态的装置包括测量电容、和隧穿电流以及场发射电流。

公开(公告)号：CN1959983A

公开(公告)日：2007-05-09

申请号：CN200610143136.3

申请日：2006-11-01

Applicant: 国际商业机器公司

Inventor： C·W·科布格尔三世 ,  M·C·哈基 ,  D·V·霍拉克 ,  古川俊治 ,  S·J·霍尔梅斯

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/52 ,  H01L21/98 ,  H01L21/768

CPC classification number: H01L29/40 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06596 ,  H01L2924/0002

Abstract: 本发明公开了一种制造三维集成电路芯片或晶片组件的方法，更具体地说，一种在将芯片定向成叠层之前在晶片上设置的芯片的处理。还公开了三维集成电路的制造，其中芯片密度可以很高并且在晶片仍是完整的并且通常为平面结构时进行处理。