异质结场效应型半导体器件及其制造方法

    公开(公告)号:CN1507074A

    公开(公告)日:2004-06-23

    申请号:CN200310117987.7

    申请日:2003-11-26

    Inventor: 尾藤康则

    CPC classification number: H01L29/66462 H01L29/0843 H01L29/7783

    Abstract: 在异质结场效应型半导体器件中,沟道层(5,5)形成在GaAs衬底(1)上,不包含铝的第一半导体层形成在沟道层(9,9)上。第一导电类型的第一和第二帽盖层(11,11’,11’a,11’b)形成在所述第一半导体层上,在第一半导体层上产生沟槽(11a)。第一和第二欧姆电极(14S,14D)分别形成在所述第一和第二帽盖层上。第二导电类型的第二半导体层(15,15’,15”)形成在沟槽内的第一半导体层上,第二半导体层与第一和第二帽盖层隔开。栅电极(13)形成在第二半导体层上。

    半导体集成电路的模拟方法和模拟系统

    公开(公告)号:CN1151458C

    公开(公告)日:2004-05-26

    申请号:CN98105366.1

    申请日:1998-02-26

    Inventor: 铃木恭

    CPC classification number: G06F17/5036

    Abstract: 一种模拟半导体集成电路的方法,其中电路模拟结果考虑了相对变化。该方法根据规定的绝对和相对变化范围确定考虑到相对变化的元件参数可能的最大和最小值,即最坏情况的元件参数,从而形成变化模型。根据变化模型,考虑到相对变化以进行最坏情况模拟。

    半导体器件
    3.
    发明授权

    公开(公告)号:CN1123933C

    公开(公告)日:2003-10-08

    申请号:CN98100463.6

    申请日:1998-02-27

    CPC classification number: H01L29/812

    Abstract: 一种半导体器件,多个晶体管单元平行设置在半导体衬底(1)的主表面上。每个晶体管单元包括:成列设置的多个基本单元(20),每个基本单元(20)包含形成在半导体衬底主表面上的栅极(8a)、形成在栅极两侧的漏极(1g)和源极(1e);沿着基本单元一侧形成且与基本单元的各个漏极相连的漏引线电极(12);沿着基本单元另一侧形成且与基本单元的各个栅极相连的栅引线电极(8);形成在漏引线电极一端上的漏极焊盘(21);在栅引线电极的一端上与漏极焊盘相反的一侧形成的栅极焊盘(22);与漏引线电极和栅引线电极不交叉,通过源极接触(1d)与源极(1e)接触的源电极(2);其中相邻晶体管单元的任一个漏引线电极和栅引线电极彼此靠近设置。

    半导体器件
    8.
    发明公开

    公开(公告)号:CN1619830A

    公开(公告)日:2005-05-25

    申请号:CN200410094800.0

    申请日:2004-11-18

    Inventor: 丹羽隆树

    CPC classification number: H01L29/0821 H01L29/1004 H01L29/7371

    Abstract: 一种异质结双极晶体管,具有一个结构,其中在半绝缘半导体衬底上依次淀积具有比集电极层更高掺杂浓度的第一导电类型的子集电极层、第一导电类型的集电极层、第二导电类型基极层以及第一导电类型的发射极层,以及其中在基极层和集电极层之间插入具有比基极层更宽带隙的半导体材料的空穴阻挡层,以便与基极层直接接触。

Patent Agency Ranking