-
公开(公告)号:CN109473138B
公开(公告)日:2024-01-30
申请号:CN201811045287.4
申请日:2018-09-07
Applicant: 三星电子株式会社
Abstract: 提供了存储装置及其刷新方法。存储装置包括配置为通过从主机接收第一电力而操作的至少一个第一处理核心,与第一处理核心分开的第二处理核心,至少一个第一三维(3D)闪存存储器,电力模块和当不从主机供应第一电力时从电力模块被提供有第二电力的保持管理模块。保持管理模块配置为使用第二处理核心刷新第一3D闪存存储器的一部分。保持管理模块配置为以第一时段的间隔被唤醒来刷新第一3D闪存存储器的一部分。
-
公开(公告)号:CN108108810B
公开(公告)日:2023-08-18
申请号:CN201711191140.1
申请日:2017-11-24
Applicant: 三星电子株式会社
Abstract: 存储装置包括非易失性存储器件、缓冲存储器、控制器和神经形态芯片。神经形态芯片被配置为基于访问结果信息和访问环境信息生成访问分类器。控制器被配置为使用缓冲存储器执行对非易失性存储器件的第一访问,并且收集缓冲存储器中的第一访问的访问结果信息和访问环境信息。控制器被配置为使用缓冲存储器执行非易失性存储器件的第二访问。控制器被配置为通过使用与第二访问和访问分类器相关联的访问环境信息来获得与第二访问相关联的访问参数的预测结果。
-
公开(公告)号:CN109861914A
公开(公告)日:2019-06-07
申请号:CN201811269464.7
申请日:2018-10-29
Applicant: 三星电子株式会社
Inventor: 瑞姆达斯·P·卡佳瑞 , 李东起 , 阿贾伊·桑达尔 , 拉兹 , 佛瑞德·沃里
IPC: H04L12/723
Abstract: 一种利用以太网固态驱动器进行差异化存储服务的系统及方法,所述方法包括:在以太网固态驱动器(eSSD)处通过多协议标签交换(MPLS)网络从远程主机接收输入/输出(I/O)服务请求。所述输入/输出服务请求包括至少一个参数,可使用所述至少一个参数来基于所述参数将所述输入/输出服务请求匹配到标签交换路径(LSP)。可接着根据所述标签交换路径通过所述多协议标签交换网络在所述以太网固态驱动器与所述远程主机之间开启存储业务串流。也提供一种以太网固态驱动器。
-
公开(公告)号:CN109671462A
公开(公告)日:2019-04-23
申请号:CN201810863665.3
申请日:2018-08-01
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/10 , G06K9/6223 , G06K9/6226 , G11C5/063 , G11C8/12 , G11C16/08 , G11C16/3445 , G11C16/3459 , G11C29/021 , G11C29/028 , G11C29/50004 , G11C16/26
Abstract: 一种包括控制器的存储设备的操作方法:从非易失性存储器接收读取数据;基于接收到的读取数据测量分别对应于非易失性存储器的多个存储单元块的多个阈值电压分布;基于所测量的多个阈值电压分布来测量多个存储单元块之间的分布变化;基于所测量的分布变化来动态地确定用于非易失性存储器的操作参数;以及向非易失性存储器发送操作命令、地址和与该地址相对应的至少一个操作参数。
-
公开(公告)号:CN108108810A
公开(公告)日:2018-06-01
申请号:CN201711191140.1
申请日:2017-11-24
Applicant: 三星电子株式会社
Abstract: 存储装置包括非易失性存储器件、缓冲存储器、控制器和神经形态芯片。神经形态芯片被配置为基于访问结果信息和访问环境信息生成访问分类器。控制器被配置为使用缓冲存储器执行对非易失性存储器件的第一访问,并且收集缓冲存储器中的第一访问的访问结果信息和访问环境信息。控制器被配置为使用缓冲存储器执行非易失性存储器件的第二访问。控制器被配置为通过使用与第二访问和访问分类器相关联的访问环境信息来获得与第二访问相关联的访问参数的预测结果。
-
-
-
公开(公告)号:CN103123608A
公开(公告)日:2013-05-29
申请号:CN201310007949.X
申请日:2007-01-31
Applicant: 三星电子株式会社
IPC: G06F12/02
CPC classification number: G06F12/0246 , G06F2212/1036 , G06F2212/7211
Abstract: 本发明涉及一种用于在存储器装置中重新分配可寻址空间的方法和设备。一种集成电路系统,包括:存储器处理器,从主处理器接收逻辑存储器地址LA并响应于LA输出物理地址PA;以及非易失存储装置,与存储器处理器通信以从存储器处理器接收物理地址PA用于存取与各个物理地址PA对应的非易失存储装置的存储器位置,其中,集成电路系统接收用于调整主处理器所见的非易失存储装置的有效存储器区域的容量的参数值PRM,并且响应于该参数值PRM在集成电路系统中存储更新的分区参数,而且其中,存储器处理器接收主处理器的命令CMD以调整非易失存储装置的有效存储器区域,其中,集成电路系统响应于存储的更新的分区参数调整有效存储器区域与保留存储器区域的分区比率,响应于更新的分区参数修改非易失存储装置的保留存储器区域的容量。
-
公开(公告)号:CN101727983A
公开(公告)日:2010-06-09
申请号:CN200910208176.5
申请日:2009-10-28
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
CPC classification number: G11C11/5628 , G11C11/5642 , G11C16/10 , G11C16/26 , G11C17/146 , G11C2211/5641
Abstract: 本发明提供了一种闪存系统及其驱动方法。根据本发明实施例的闪存设备包括存储单元阵列及控制逻辑,该阵列包括多个存储单元。控制逻辑对要在多个存储单元中存储的一比特信息执行控制。控制逻辑控制在多个存储单元中存储数据多次,而没有擦除操作。因此,闪存设备不执行擦除操作,提高了操作速度。
-
公开(公告)号:CN101165659A
公开(公告)日:2008-04-23
申请号:CN200710006117.0
申请日:2007-01-31
Applicant: 三星电子株式会社
IPC: G06F12/02
CPC classification number: G06F12/0246 , G06F2212/1036 , G06F2212/7211
Abstract: 集成电路系统包括非易失存储装置(例如,闪速EEPROM装置)和存储器处理电路。将存储器处理电路电耦合到非易失存储装置。将该存储器处理电路配置为再分配非易失存储装置内的可寻址空间。响应于存储器处理电路所接收到的容量调整命令,通过增加被作为冗余存储器地址保留的、在非易失存储装置内的物理地址的数量来执行这种再分配。
-
-
-
-
-
-
-
-
-