-
公开(公告)号：CN103730397B
公开(公告)日：2016-08-31
申请号：CN201310350125.2
申请日：2013-08-13
Applicant: 全视科技有限公司
IPC: H01L21/677 , H01L27/146
CPC classification number: H01L27/14609 , H01L27/14616
Abstract: 本申请案涉及一种图像传感器中的部分埋入式沟道传送装置。图像传感器像素包含光敏元件、浮动扩散“FD”区域及传送装置。所述光敏元件安置于衬底层中以用于响应于光而积累图像电荷。所述FD区域安置于所述衬底层中以从所述光敏元件接收所述图像电荷。所述传送装置安置于所述光敏元件与所述FD区域之间以将所述图像电荷从所述光敏元件选择性地传送到所述FD区域。所述传送装置包含栅极、埋入式沟道掺杂剂区域及表面沟道区域。所述栅极安置于所述光敏元件与所述FD区域之间。所述埋入式沟道掺杂剂区域经安置而邻近于所述FD区域且在所述栅极下方。所述表面沟道区域安置于所述埋入式沟道掺杂剂区域与所述光敏元件之间且安置于所述栅极下方。
-
公开(公告)号：CN103779366B
公开(公告)日：2016-05-18
申请号：CN201310340938.3
申请日：2013-08-07
Applicant: 全视科技有限公司
IPC: H01L27/146
CPC classification number: H01L31/0224 , H01L27/14609 , H01L27/1462 , H01L27/14643 , H01L31/103
Abstract: 本发明涉及用以减少图像记忆效应的带负电荷层。一种图像传感器像素包含安置于半导体层中的具有第一极性掺杂类型的光电二极管区。具有第二极性掺杂类型的钉扎表面层安置于所述半导体层中的所述光电二极管区上方。所述第二极性与所述第一极性相反。第一极性电荷层接近所述光电二极管区上方的所述钉扎表面层而安置。触点蚀刻停止层接近所述第一极性电荷层而安置于所述光电二极管区上方。所述第一极性电荷层安置于所述钉扎表面层与所述触点蚀刻停止层之间，使得第一极性电荷层抵消在所述触点蚀刻停止层中感应的具有第二极性的电荷。钝化层也安置于所述光电二极管区上方在所述钉扎表面层与所述触点蚀刻停止层之间。
-
公开(公告)号：CN103094292B
公开(公告)日：2015-12-09
申请号：CN201210432093.6
申请日：2012-11-02
Applicant: 全视科技有限公司
IPC: H01L27/146
CPC classification number: H01L27/14643 , H01L27/1461 , H01L27/14612 , H01L27/14616 , H01L27/1463 , H01L27/14641
Abstract: 本申请案涉及用于提供图像传感器像素中的经改进全阱容量的方法、设备及系统。在一实施例中，所述图像传感器的第一像素结构包含植入区，其中所述植入区的偏斜对应于植入角度，且所述图像传感器的第二像素结构包含传送栅极。在另一实施例中，所述第一像素结构的所述植入区与所述第二像素结构的所述传送栅极的偏移对应于所述植入角度。
-
公开(公告)号：CN104469188A
公开(公告)日：2015-03-25
申请号：CN201410008314.6
申请日：2014-01-08
Applicant: 全视科技有限公司
IPC: H04N5/357 , H04N5/361 , H01L27/146
CPC classification number: H01L27/14623 , H01L27/14621 , H01L27/14627
Abstract: 本申请案涉及在像素单元平面化层中用于黑电平校正的光学屏蔽。一种像素阵列包括安置在半导体层中且布置在所述像素阵列中的多个光电二极管。彩色滤光器层是接近所述半导体层而安置。光穿过所述彩色滤光器层经引导到所述多个光电二极管中的至少第一者。光学屏蔽层是接近所述彩色滤光器层而安置。所述彩色滤光器层安置在所述光学屏蔽层与所述半导体层之间。所述光学屏蔽层为所述多个光电二极管中的至少第二者屏蔽所述光。
-
公开(公告)号：CN103731594A
公开(公告)日：2014-04-16
申请号：CN201310317708.5
申请日：2013-07-26
Applicant: 全视科技有限公司
IPC: H04N5/225 , H04N5/335 , H01L27/146
CPC classification number: H01L27/14612 , H04N5/3559
Abstract: 本发明涉及紧凑型像素中高动态范围成像。本发明的实施例描述提供紧凑型解决方案以通过利用控制节点将浮动扩散节点复位到参考电压值及将图像电荷从光敏元件选择性地转移到读出节点来提供成像像素的高动态范围成像HDRI或简单地HDR。本发明的实施例进一步将控制节点描述为具有多个不同电容区以选择性地增加所述浮动扩散节点的总体电容。所述浮动扩散节点的此可变电容增加所述成像像素的所述动态范围，借此提供主机成像系统的HDR以及增加所述成像系统的信噪比SNR。
-
Patent Agency Ranking
公开(公告)号：CN103545296A
公开(公告)日：2014-01-29
申请号：CN201310222125.4
申请日：2013-06-05
Applicant: 全视科技有限公司
IPC: H01L23/552 , H01L27/146
CPC classification number: H01L27/14623 , H01L27/14634 , H01L27/1464 , H01L27/1469
Abstract: 本发明涉及一种具有集成电磁干扰屏蔽的集成电路堆叠。集成电路系统包括具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层的第一装置晶片。第二装置晶片具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层。所述第一装置晶片的前侧在接合界面处接合到所述第二装置晶片的前侧。导电路径通过所述接合界面将所述第一导体耦合到所述第二导体。第一金属EMI屏蔽安置在所述第一金属氧化物层及第二金属层氧化物层中的一者中。所述第一EMI屏蔽包括在所述第一金属氧化物层及所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。
-
公开(公告)号：CN103367376A
公开(公告)日：2013-10-23
申请号：CN201310102956.8
申请日：2013-03-27
Applicant: 全视科技有限公司
IPC: H01L27/146
CPC classification number: H01L27/14632 , H01L27/14687 , H01L27/14689
Abstract: 本发明涉及具有增强离子掺杂的方法及装置。本发明涉及用于提供展现半导体衬底中改进的掺杂的像素单元的技术。在一实施例中，通过所述半导体衬底的背侧执行第一掺杂。在所述第一掺杂之后，薄化所述半导体衬底以暴露与所述背侧相反的前侧。在另一实施例中，通过经薄化半导体衬底的暴露前侧执行第二掺杂以形成像素单元结构的至少一部分。
-
公开(公告)号：CN103811506A
公开(公告)日：2014-05-21
申请号：CN201310336858.0
申请日：2013-08-05
Applicant: 全视科技有限公司
IPC: H01L27/146
CPC classification number: H01L27/1469 , H01L21/76898 , H01L23/481 , H01L23/585 , H01L24/05 , H01L24/08 , H01L24/94 , H01L27/14618 , H01L27/14636 , H01L27/14683 , H01L27/14689 , H01L2224/04042 , H01L2224/05567 , H01L2224/08145 , H01L2224/80896 , H01L2224/9202 , H01L2224/9212 , H01L2224/94 , H01L2924/00014 , H01L2924/10253 , H01L2924/10329 , H01L2924/12043 , H01L2924/1434 , H01L2924/37001 , H01L2224/80 , H01L2224/05552 , H01L2924/00 , H01L2224/8203 , H01L2224/821 , H01L2224/80001 , H01L2224/82
Abstract: 本申请案涉及一种集成电路系统、图像传感器系统及其制作方法。集成电路系统包含在电介质的接合界面处接合到第二装置晶片的第一装置晶片。每一晶片包含多个裸片，其中每一裸片包含装置、金属堆叠以及形成于所述裸片的边缘区处的密封环。包含于所述第二装置晶片的裸片中的密封环各自包含具备形成于第一开口中的金属的第一导电路径，所述第一导电路径从所述第二装置晶片的背侧、穿过所述第二装置晶片且穿过所述接合界面延伸到所述第一装置晶片中的对应裸片的所述密封环。
-
公开(公告)号：CN103545296B
公开(公告)日：2016-09-21
申请号：CN201310222125.4
申请日：2013-06-05
Applicant: 全视科技有限公司
IPC: H01L23/552 , H01L27/146
CPC classification number: H01L27/14623 , H01L27/14634 , H01L27/1464 , H01L27/1469
Abstract: 本发明涉及一种具有集成电磁干扰屏蔽的集成电路堆叠。集成电路系统包括具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层的第一装置晶片。第二装置晶片具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层。所述第一装置晶片的前侧在接合界面处接合到所述第二装置晶片的前侧。导电路径通过所述接合界面将所述第一导体耦合到所述第二导体。第一金属EMI屏蔽安置在所述第一金属氧化物层及第二金属层氧化物层中的一者中。所述第一EMI屏蔽包括在所述第一金属氧化物层及所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。
-
公开(公告)号：CN103367376B
公开(公告)日：2016-07-20
申请号：CN201310102956.8
申请日：2013-03-27
Applicant: 全视科技有限公司
IPC: H01L27/146
CPC classification number: H01L27/14632 , H01L27/14687 , H01L27/14689
Abstract: 本发明涉及具有增强离子掺杂的方法及装置。本发明涉及用于提供展现半导体衬底中改进的掺杂的像素单元的技术。在一实施例中，通过所述半导体衬底的背侧执行第一掺杂。在所述第一掺杂之后，薄化所述半导体衬底以暴露与所述背侧相反的前侧。在另一实施例中，通过经薄化半导体衬底的暴露前侧执行第二掺杂以形成像素单元结构的至少一部分。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.062 seconds)
