公开(公告)号：CN100385649C

公开(公告)日：2008-04-30

申请号：CN200410038338.2

申请日：2004-05-19

Applicant: 株式会社瑞萨科技

Inventor： 菊池卓 ,  木本良辅 ,  川洼浩 ,  三轮孝志 ,  井村智香子 ,  西田隆文 ,  小山宏 ,  柴本正训 ,  川上胜

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/50 ,  H01L25/00 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/3128 ,  H01L21/563 ,  H01L24/28 ,  H01L25/105 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15151 ,  H01L2924/15174 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 提供一种高密度封装的半导体器件，包括一个多层衬底；一个与多层衬底电连接的第一级芯片；多个另外的封装衬底，按三级层叠在多层衬底上，并且各通过焊接球与一个下面的布线衬底连接；第二级、第三级和第四级芯片，分别与按三级层叠的另外的封装衬底电连接；和多个焊接球，设置在底部多层衬底上。具有一个逻辑芯片的底部多层衬底中的布线层数分别大于具有存储芯片的封装衬底中的布线层数，由此半导体器件能具有一个不用于对焊接球分布导线的布线层，并且布线层中的布线例如能用于安装另一个半导体元件或一个无源部件，以获得一种作为层叠型封装的高密度封装的半导体器件。

公开(公告)号：CN1897241A

公开(公告)日：2007-01-17

申请号：CN200610101442.0

申请日：2006-07-13

Applicant: 株式会社瑞萨科技

Inventor： 菊池卓 ,  金本光一 ,  杉山道昭 ,  川洼浩

IPC: H01L21/60 ,  H01L23/498 ,  H01L23/12

CPC classification number: H05K1/111 ,  H01L21/4853 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/3452 ,  H05K3/3484 ,  H05K2201/09381 ,  H05K2201/09418 ,  H05K2201/0989 ,  H05K2201/099 ,  H05K2201/10734 ,  H05K2203/043 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599

Abstract: 本发明公开了一种制造半导体器件的方法。通过准备具有多个NSMD结构焊盘和连接到每个焊盘并且相互间以180°对称的位置而布置的引出布线和虚布线的封装衬底，以及在封装装配之后通过印制方法将焊剂印制到焊盘上，可以减少焊盘之间焊剂涂层的高度差异，以及可以改进LGA(半导体器件)的可安装性。

公开(公告)号：CN101241905A

公开(公告)日：2008-08-13

申请号：CN200810082878.9

申请日：2004-05-19

Applicant: 株式会社瑞萨科技

Inventor： 菊池卓 ,  木本良辅 ,  川洼浩 ,  三轮孝志 ,  井村智香子 ,  西田隆文 ,  小山宏 ,  柴本正训 ,  川上胜

IPC: H01L25/00 ,  H01L25/18 ,  H01L23/488 ,  H01L23/498 ,  H01L23/538

CPC classification number: G05B19/4155 ,  G05B2219/34343 ,  G05B2219/42189 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/15151 ,  H01L2924/00

Abstract: 提供一种高密度封装的半导体器件，包括一个多层衬底；一个与多层衬底电连接的第一级芯片；多个另外的封装衬底，按三级层叠在多层衬底上，并且各通过焊接球与一个下面的布线衬底连接；第二级、第三级和第四级芯片，分别与按三级层叠的另外的封装衬底电连接；和多个焊接球，设置在底部多层衬底上。具有一个逻辑芯片的底部多层衬底中的布线层数分别大于具有存储芯片的封装衬底中的布线层数，由此半导体器件能具有一个不用于对焊接球分布导线的布线层，并且布线层中的布线例如能用于安装另一个半导体元件或一个无源部件，以获得一种作为层叠型封装的高密度封装的半导体器件。

公开(公告)号：CN1574302A

公开(公告)日：2005-02-02

申请号：CN200410038338.2

申请日：2004-05-19

Applicant: 株式会社瑞萨科技

Inventor： 菊池卓 ,  木本良辅 ,  川洼浩 ,  三轮孝志 ,  井村智香子 ,  西田隆文 ,  小山宏 ,  柴本正训 ,  川上胜

IPC: H01L23/12 ,  H01L23/48 ,  H01L23/50 ,  H01L25/00 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/3128 ,  H01L21/563 ,  H01L24/28 ,  H01L25/105 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15151 ,  H01L2924/15174 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 提供一种高密度封装的半导体器件，包括一个多层衬底；一个与多层衬底电连接的第一级芯片；多个另外的封装衬底，按三级层叠在多层衬底上，并且各通过焊接球与一个下面的布线衬底连接；第二级、第三级和第四级芯片，分别与按三级层叠的另外的封装衬底电连接；和多个焊接球，设置在底部多层衬底上。具有一个逻辑芯片的底部多层衬底中的布线层数分别大于具有存储芯片的封装衬底中的布线层数，由此半导体器件能具有一个不用于对焊接球分布导线的布线层，并且布线层中的布线例如能用于安装另一个半导体元件或一个无源部件，以获得一种作为层叠型封装的高密度封装的半导体器件。