-
公开(公告)号：CN108807169A
公开(公告)日：2018-11-13
申请号：CN201810379780.3
申请日：2018-04-25
Applicant: ASM知识产权私人控股有限公司
IPC: H01L21/304 , H01L21/67 , H01L27/115
CPC classification number: H01L27/1052 , G11C8/14 , H01L21/486 , H01L21/76202 , H01L21/76895 , H01L27/11524 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L21/304 , H01L21/67011 , H01L21/67063 , H01L27/115
Abstract: 本发明提供一种衬底处理方法和使用其制造的半导体装置。所述衬底处理方法包含将各自包含绝缘层和牺牲层的多个堆叠结构堆叠在彼此上。方法还包含通过蚀刻堆叠结构来产生阶梯结构以及在阶梯结构的侧表面上产生分离层。方法进一步包含去除牺牲层且在去除牺牲层的空间中产生导电字线结构。分离层提供在导电字线结构之间。本发明的衬底处理方法可通过在台阶式结构的选择性区域上沉积薄膜来防止或最小化可在工艺期间出现的某些风险。
-
公开(公告)号：CN108735756B
公开(公告)日：2022-11-22
申请号：CN201810335908.6
申请日：2018-04-13
Applicant: ASM知识产权私人控股有限公司
IPC: H01L27/11556 , H01L27/11526 , H01L27/11573 , H01L27/11582
Abstract: 本发明提供一种衬底处理方法及通过所述衬底处理方法制造的半导体器件，所述衬底处理方法可防止在具有台阶式结构的垂直与非器件中选择性地沉积接地焊盘的工艺中沉积在每一台阶上的接地焊盘的厚度不均匀，其包括：将包括绝缘层与牺牲层的堆叠结构堆叠多次；及对所述堆叠结构进行蚀刻以形成台阶式结构，所述台阶式结构具有上表面、下表面及连接所述上表面与下表面的侧表面。所述方法亦包括在所述台阶式结构上形成阻挡层；在所述阻挡层上形成掩模层；通过利用第一蚀刻溶液对所述掩模层的至少一部分进行蚀刻来暴露出所述阻挡层的至少一部分；及利用第二蚀刻溶液对被暴露出的所述阻挡层进行蚀刻；所述方法还包括利用第三蚀刻溶液对所述掩模层进行蚀刻。
-
公开(公告)号：CN107201507B
公开(公告)日：2019-09-17
申请号：CN201710158646.6
申请日：2017-03-16
Applicant: ASM知识产权私人控股有限公司
IPC: C23C16/458 , C23C16/455
Abstract: 本发明提供一种衬底支撑板和包含其的薄膜沉积设备。所述衬底支撑板可防止衬底的后表面上的沉积且可易于卸载所述衬底。所述衬底支撑板可包含：衬底安装部分；以及外围部分，其围绕所述衬底安装部分，且所述衬底安装部分的顶部表面的边缘部分可经阳极氧化，且所述衬底安装部分的所述顶部表面的中心部分可不经阳极氧化。
-
Patent Agency Ranking
公开(公告)号：CN108735756A
公开(公告)日：2018-11-02
申请号：CN201810335908.6
申请日：2018-04-13
Applicant: ASM知识产权私人控股有限公司
IPC: H01L27/11556 , H01L27/11526 , H01L27/11573 , H01L27/11582
CPC classification number: H01L27/1157 , H01L21/31111 , H01L21/76802 , H01L21/76877 , H01L27/11524 , H01L27/11556 , H01L27/11582
Abstract: 本发明提供一种衬底处理方法及通过所述衬底处理方法制造的半导体器件，所述衬底处理方法可防止在具有台阶式结构的垂直与非器件中选择性地沉积接地焊盘的工艺中沉积在每一台阶上的接地焊盘的厚度不均匀，其包括：将包括绝缘层与牺牲层的堆叠结构堆叠多次；及对所述堆叠结构进行蚀刻以形成台阶式结构，所述台阶式结构具有上表面、下表面及连接所述上表面与下表面的侧表面。所述方法亦包括在所述台阶式结构上形成阻挡层；在所述阻挡层上形成掩模层；通过利用第一蚀刻溶液对所述掩模层的至少一部分进行蚀刻来暴露出所述阻挡层的至少一部分；及利用第二蚀刻溶液对被暴露出的所述阻挡层进行蚀刻；所述方法还包括利用第三蚀刻溶液对所述掩模层进行蚀刻。
-
公开(公告)号：CN107393867B
公开(公告)日：2019-03-19
申请号：CN201710345544.5
申请日：2017-05-16
Applicant: ASM知识产权私人控股有限公司
IPC: H01L21/768 , H01L21/02
Abstract: 本发明揭示一种形成金属内连线的方法和使用其制造半导体装置的方法，所述形成金属内连线的方法包含：沉积低介电常数介电层、在所述低介电常数介电层中形成沟槽、在所述沟槽中形成势垒层、在所述势垒层上填充金属、使所述金属平坦化和在经平坦化的所述金属上形成罩盖层，其中所述罩盖层包含至少两个层。本揭示的半导体装置中的罩盖层具有更薄的厚度且具有优异的密封性质。
-
公开(公告)号：CN107393867A
公开(公告)日：2017-11-24
申请号：CN201710345544.5
申请日：2017-05-16
Applicant: ASM知识产权私人控股有限公司
IPC: H01L21/768 , H01L21/02
CPC classification number: H01L23/564 , H01L21/02074 , H01L21/0217 , H01L21/02178 , H01L21/02211 , H01L21/02219 , H01L21/02274 , H01L21/0228 , H01L21/76802 , H01L21/76832 , H01L21/76834 , H01L21/7684 , H01L21/76843 , H01L21/76877 , H01L23/5226 , H01L23/53238 , H01L23/53295
Abstract: 本发明揭示一种形成金属内连线的方法和使用其制造半导体装置的方法，所述形成金属内连线的方法包含：沉积低介电常数介电层、在所述低介电常数介电层中形成沟槽、在所述沟槽中形成势垒层、在所述势垒层上填充金属、使所述金属平坦化和在经平坦化的所述金属上形成罩盖层，其中所述罩盖层包含至少两个层。本揭示的半导体装置中的罩盖层具有更薄的厚度且具有优异的密封性质。
-
公开(公告)号：CN108807169B
公开(公告)日：2023-04-18
申请号：CN201810379780.3
申请日：2018-04-25
Applicant: ASM知识产权私人控股有限公司
IPC: H01L21/304 , H01L21/67 , H10B69/00
Abstract: 本发明提供一种衬底处理方法和使用其制造的半导体装置。所述衬底处理方法包含将各自包含绝缘层和牺牲层的多个堆叠结构堆叠在彼此上。方法还包含通过蚀刻堆叠结构来产生阶梯结构以及在阶梯结构的侧表面上产生分离层。方法进一步包含去除牺牲层且在去除牺牲层的空间中产生导电字线结构。分离层提供在导电字线结构之间。本发明的衬底处理方法可通过在台阶式结构的选择性区域上沉积薄膜来防止或最小化可在工艺期间出现的某些风险。
-
公开(公告)号：CN107201507A
公开(公告)日：2017-09-26
申请号：CN201710158646.6
申请日：2017-03-16
Applicant: ASM知识产权私人控股有限公司
IPC: C23C16/458 , C23C16/455
Abstract: 本发明提供一种衬底支撑板和包含其的薄膜沉积设备。所述衬底支撑板可防止衬底的后表面上的沉积且可易于卸载所述衬底。所述衬底支撑板可包含：衬底安装部分；以及外围部分，其围绕所述衬底安装部分，且所述衬底安装部分的顶部表面的边缘部分可经阳极氧化，且所述衬底安装部分的所述顶部表面的中心部分可不经阳极氧化。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.03 seconds)
