-
公开(公告)号：EP1855817A4
公开(公告)日：2011-03-02
申请号：EP06717464
申请日：2006-01-05
Applicant: IBM
Inventor： AFZALI-ARDAKANI ALI , HANNON JAMES BOWLER
IPC: B05D5/00
-
公开(公告)号：WO2006081040A3
公开(公告)日：2007-10-11
申请号：PCT/US2006000266
申请日：2006-01-05
Applicant: IBM , AFZALI-ARDAKANI ALI , HANNON JAMES BOWLER
Inventor： AFZALI-ARDAKANI ALI , HANNON JAMES BOWLER
Abstract: The present invention provides a method for the selective placement of carbon nanotubes on a particular surface. In particular, the present invention provides a method in which self-assembled monolayers formed on an unpatterned or patterned metal oxide surface are used to attract or repel carbon nanotubes from a dispersion containing the same. In accordance with the present invention, the carbon nanotubes can be attracted to the self-assembled monolayers so as to be attached to the metal oxide surface, or they can be repelled by the self-assembled monolayers bonding to a predetermined surface other than the metal oxide surface containing the self-assembled monolayers.
Abstract translation: 本发明提供了一种在特定表面上选择性地放置碳纳米管的方法。 特别地，本发明提供了一种方法，其中形成在未图案化或图案化的金属氧化物表面上的自组装单层被用于从含有该碳纳米管的分散体吸引或排斥碳纳米管。 根据本发明，碳纳米管可以被吸引到自组装单层上，以便附着到金属氧化物表面，或者它们可以被结合到除金属之外的预定表面的自组装单层排斥 含有自组装单层的氧化物表面。
-
公开(公告)号：DE112010003772T5
公开(公告)日：2012-10-04
申请号：DE112010003772
申请日：2010-08-31
Applicant: IBM
Inventor： HANNON JAMES BOWLER , MCFEELY FENTON READ , YURKAS JOHN JACOB , OIDA SATOSHI
IPC: H01L29/16
Abstract: Ein Verfahren zum elektrischen Aktivieren einer Struktur, die eine oder mehrere Graphenschichten aufweist, die auf einer Siliciumcarbidschicht gebilden Oxidationsverfahren, um eine Siliciumoxidschicht zu bilden, die zwischen der Siliciumcarbidschicht und der untersten der einen oder mehreren Graphenschichten angeordnet ist, wodurch die unterste Graphenschicht elektrisch aktiviert wird.
-
公开(公告)号：DE112010003772B4
公开(公告)日：2015-05-28
申请号：DE112010003772
申请日：2010-08-31
Applicant: IBM
Inventor： HANNON JAMES BOWLER , MCFEELY FENTON READ , YURKAS JOHN JACOB , OIDA SATOSHI
IPC: H01L29/16
Abstract: Verfahren zum elektrischen Aktivieren einer Struktur, die eine oder mehrere Graphenschichten aufweist, die über einer Siliciumcarbidschicht gebildet sind, wobei das Verfahren umfasst: Unterwerfen der Struktur an ein Oxidationsverfahren, um eine Siliciumoxidschicht mittels eines Oxidierens einer Oberfläche der Siliciumcarbidschicht zu bilden, die zwischen der Siliciumcarbidschicht und der untersten der einen oder mehreren Graphenschichten angeordnet ist, wodurch die unterste Graphenschicht elektrisch aktiviert wird, wobei sp2-Hybridisierung von Kohlenstoffatomen der untersten der einen oder mehreren Graphenschichten nicht zerstört wird, und deren &pgr;-Band wiederhergestellt wird.
-
公开(公告)号：GB2510058A
公开(公告)日：2014-07-23
申请号：GB201322674
申请日：2012-05-07
Applicant: IBM
Inventor： CHEN ZHIHONG , FRANKLIN AARON D , HAN SHU-JEN , HANNON JAMES BOWLER , SAENGER KATHERINE L , TULEVSKI GEORGE STOJAN
IPC: H01L29/423 , B82Y10/00 , B82Y30/00 , H01L29/16 , H01L29/49 , H01L29/778 , H01L29/786 , H01L51/00
Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.
-
Patent Agency Ranking
公开(公告)号：DE112012001825B4
公开(公告)日：2016-05-04
申请号：DE112012001825
申请日：2012-05-07
Applicant: IBM
Inventor： CHEN ZHIHONG , FRANKLIN AARON DANIEL , HAN SHU-JEN , HANNON JAMES BOWLER , SAENGER KATHERINE L , TULEVSKI GEORGE S
IPC: H01L29/16 , B82Y10/00 , H01L21/28 , H01L21/336 , H01L29/49 , H01L29/786
Abstract: Verfahren zum Herstellen einer Transistor-Einheit, das die Schritte aufweist: Bereitstellen eines Wafers mit einer Schicht aus einem elektrisch leitfähigen Material auf einer isolierenden Schicht; Bilden von Hohlräumen in dem Wafer, um einen oder mehrere Anteile des leitfähigen Materials zu isolieren, wobei ein isolierter Anteil des leitfähigen Materials als ein lokales unteres Gate der Einheit dient; Füllen der Hohlräume mit einem Dielektrikum; Bilden eines Gate-Dielektrikums auf dem unteren Gate; Bilden eines Nanostruktur-Materials auf der Grundlage von Kohlenstoff über wenigstens einem Anteil des Gate-Dielektrikums, wobei ein Anteil des Nanostruktur-Materials auf der Grundlage von Kohlenstoff als ein Kanal der Einheit dient; und Bilden von leitfähigen Source- und Drain-Kontakten an einem oder mehreren Anteilen des Nanostruktur-Materials auf der Grundlage von Kohlenstoff auf entgegengesetzten Seiten des Kanals, die als Source- und Drain-Bereiche der Einheit dienen.
-
公开(公告)号：GB2510058B
公开(公告)日：2015-11-25
申请号：GB201322674
申请日：2012-05-07
Applicant: IBM
Inventor： CHEN ZHIHONG , FRANKLIN AARON D , HAN SHU-JEN , HANNON JAMES BOWLER , SAENGER KATHERINE L , TULEVSKI GEORGE STOJAN
IPC: H01L29/423 , B82Y10/00 , B82Y30/00 , H01L29/16 , H01L29/49 , H01L29/786 , H01L51/00
Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.
-
8.发明专利
公开(公告)号：DE112012001825T5
公开(公告)日：2014-02-13
申请号：DE112012001825
申请日：2012-05-07
Applicant: IBM
Inventor： CHEN ZHIHONG , FRANKLIN AARON DANIEL , HAN SHU-JEN , HANNON JAMES BOWLER , SAENGER KATHERINE L , TULEVSKI GEORGE S
IPC: H01L29/16
Abstract: Es werden Transistor-Einheiten mit Kanälen auf der Grundlage von Material im Nanobereich (z. B. Kohlenstoff-Nanoröhren-Kanäle oder Graphen-Kanäle) sowie Techniken zur Herstellung derselben bereitgestellt. In einem Aspekt wird eine Transistor-Einheit bereitgestellt. Die Transistor-Einheit beinhaltet ein Substrat; einen Isolator auf dem Substrat; ein lokales unteres Gate, das in dem Isolator eingebettet ist, wobei eine Oberseite des Gates im Wesentlichen koplanar mit einer Oberfläche des Isolators ist; ein lokales Gate-Dielektrikum auf dem unteren Gate; ein Nanostruktur-Material auf der Grundlage von Kohlenstoff über wenigstens einem Anteil des lokalen Gate-Dielektrikums, wobei ein Anteil des Nanostruktur-Materials auf der Grundlage von Kohlenstoff als ein Kanal der Einheit dient; sowie leitfähige Source- und Drain-Kontakte an einem oder mehreren Anteilen des Nanostruktur-Materials auf der Grundlage von Kohlenstoff auf entgegengesetzten Seiten des Kanals, die als Source- und Drain-Bereiche der Einheit dienen.
-
公开(公告)号：GB2486116B
公开(公告)日：2013-02-13
申请号：GB201204308
申请日：2010-08-31
Applicant: IBM
Inventor： MCFEELY FENTON READ , YURKAS JOHN JACOB , OIDA SATOSHI , HANNON JAMES BOWLER
IPC: H01L29/16
Abstract: A method of electrically activating a structure having one or more graphene layers formed on a silicon carbide layer includes subjecting the structure to an oxidation process so as to form a silicon oxide layer disposed between the silicon carbide layer and a bottommost of the one or more graphene layers, thereby electrically activating the bottommost graphene layer.
-
公开(公告)号：GB2486116A
公开(公告)日：2012-06-06
申请号：GB201204308
申请日：2010-08-31
Applicant: IBM
Inventor： MCFEELY FENTON READ , YURKAS JOHN JACOB , OIDA SATOSHI , HANNON JAMES BOWLER
IPC: H01L29/16
Abstract: A method of electrically activating a structure having one or more graphene layers formed on a silicon carbide layer includes subjecting the structure to an oxidation process so as to form a silicon oxide layer disposed between the silicon carbide layer and a bottommost of the one or more graphene layers, thereby electrically activating the bottommost graphene layer.
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
