公开(公告)号：DE112020004827T5

公开(公告)日：2022-06-23

申请号：DE112020004827

申请日：2020-10-23

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  RIZZOLO MICHAEL ,  XIE RUILONG

IPC: H01L43/08 ,  H01L23/528

Abstract: Es wird eine Speicherzelle bereitgestellt, in welcher eine untere Elektrode einer magnetoresistiven Direktzugriffsspeichereinheit (MRAM-Einheit) mit einer der Source/Drain-Kontaktstrukturen eines Transistors verbunden ist und eine untere Kontaktstruktur mit einer anderen der Source/Drain-Kontaktstrukturen des Transistors verbunden ist. In der vorliegenden Anmeldung befinden sich die MRAM-Einheit und die untere Kontaktstruktur in der Middle-Of-the-Line (MOL), nicht im Back-End-Of-the-Line (BEOL). Außerdem befinden sich die untere Elektrode der MRAM-Einheit und ein unterer Abschnitt der unteren Kontaktstruktur in einem gleichen Dielektrikumsmaterial (d.h. einem MOL-Dielektrikumsmaterial).

公开(公告)号：DE112016001773T5

公开(公告)日：2017-12-28

申请号：DE112016001773

申请日：2016-05-27

Applicant: IBM

Inventor： BRIGGS BENJAMIN DAVID ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE ,  MOTOYAMA KOICHI

IPC: H01L23/522 ,  H01L21/768

Abstract: Nach dem Bilden einer Grabenöffnung (52), welche schmale Grabenabschnitte (52A) umfasst, die durch breite Grabenabschnitte (52B) getrennt sind, und dem Bilden eines Stapels aus einer ersten Diffusionsbarrierenschicht (62) und einer ersten Deckschicht (64) auf Seitenwänden und einer unteren Fläche der Grabenöffnung (52) wird ein Reflow-Verfahren durchgeführt, um die schmalen Grabenabschnitte (52A), aber nicht die breiten Grabenabschnitte (52B), mit einer ersten Schicht leitfähigen Materials (66) zu füllen. Auf Abschnitten der ersten Deckschicht (64) und Enden der ersten Schicht leitfähigen Materials (66), welche durch die breiten Grabenabschnitte (52B) freigelegt sind, wird ein Stapel aus einer zweiten Diffusionsbarrierenschicht (72) und einer zweiten Deckschicht (74) gebildet. Es wird eine zweite Schicht leitfähigen Materials (76) abgeschieden, um die breiten Grabenabschnitte (52B) zu füllen. Abschnitte der zweiten Diffusionsbarrierenschicht (72) und der zweiten Deckschicht (74), welche zwischen der ersten Schicht leitfähigen Materials (66) und der zweiten Schicht leitfähigen Materials (76) angeordnet sind, fungieren als vertikale blockierende Grenzen zum Verhindern der Elektromigration von Metallatomen.

公开(公告)号：AU2020389368A1

公开(公告)日：2022-04-21

申请号：AU2020389368

申请日：2020-10-23

Applicant: IBM

Inventor： REZNICEK ALEXANDER ,  RIZZOLO MICHAEL ,  XIE RUILONG

IPC: G11C11/16

Abstract: A memory cell is provided in which a bottom electrode of a magnetoresistive random access memory (MRAM) device is connected to one of the source/drain contact structure of a transistor, and a lower contact structure is connected to another of the source/drain contact structures of the transistor. In the present application, the MRAM device and the lower contact structure are present in the middle-of-the-line (MOL) not the back-end-of-the-line (BEOL). Moreover, the bottom electrode of the MRAM device, and a lower portion of the lower contact structure are present in a same dielectric material (i.e. a MOL dielectric material).

公开(公告)号：DE112023002726T5

公开(公告)日：2025-04-17

申请号：DE112023002726

申请日：2023-08-07

Applicant: IBM

Inventor： XIE RUILONG ,  LANZILLO NICHOLAS ANTHONY ,  MOTOYAMA KOICHI ,  ANDERSON BRENT A ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE A

IPC: H10B61/00 ,  H01L23/522

Abstract: Es wird eine Rückseiten-Kontaktstruktur bereitgestellt, welche eine erste Elektrode (52) eines MRAM, die auf einer Rückseite eines Wafers vorhanden ist, direkt mit einer Source/Drain-Struktur (36) eines Transistors verbindet. Der Rückseitenkontakt ist zu der Source/Drain-Struktur (36) des Transistors sowie zu der ersten Elektrode (52) des MRAM selbstausgerichtet. Die enge Nähe zwischen dem MRAM und der Source/Drain-Struktur (36) erhöht die Geschwindigkeit der Einheit. Die MRAM-Ausbeute wird nicht beeinträchtigt, da kein Zurück-Sputtern von Rückseiten-Kontaktmetall auf den MRAM erfolgt.

公开(公告)号：DE112018004641T5

公开(公告)日：2020-06-04

申请号：DE112018004641

申请日：2018-11-01

Applicant: IBM

Inventor： ANDO TAKASHI ,  YANG CHIH-CHAO ,  BRIGGS BENJAMIN ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE

IPC: H01L45/00

Abstract: Es wird ein Verfahren zum Bilden einer Halbleitereinheit vorgestellt. Das Verfahren umfasst Abscheiden einer isolierenden Schicht über einem Halbleitersubstrat, Ätzen der isolierenden Schicht, um eine Mehrzahl von Gräben zum Aufnehmen eines ersten leitenden Materials zu bilden, Bilden eines resistiv schaltenden Speicherelements über mindestens einem Graben der Mehrzahl von Gräben, wobei das resistiv schaltende Speicherelement eine darauf ausgebildete leitende Abdeckung aufweist, und Abscheiden einer dielektrischen Abdeckung über den Gräben. Das Verfahren umfasst ferner Ätzen von Teilen der isolierenden Schicht, um einen Abschnitt der dielektrischen Abdeckung freizulegen, die über dem resistiv schaltenden Speicherelement ausgebildet ist, Ätzen des frei liegenden Abschnitts der dielektrischen Abdeckung, um die leitende Abdeckung des resistiv schaltenden Speicherelements freizulegen, und Bilden einer Barriereschicht in direktem Kontakt mit dem frei liegenden Abschnitt der leitenden Abdeckung.

公开(公告)号：DE112016001773B4

公开(公告)日：2018-06-21

申请号：DE112016001773

申请日：2016-05-27

Applicant: IBM

Inventor： BRIGGS BENJAMIN DAVID ,  RIZZOLO MICHAEL ,  CLEVENGER LAWRENCE ,  MOTOYAMA KOICHI

IPC: H01L23/522 ,  H01L21/768

Abstract: Verbindungsstruktur, aufweisend:eine Grabenöffnung (52), welche innerhalb einer Schicht dielektrischen Materials (30) angeordnet ist, die auf einem Substrat (10) vorliegt, wobei die Grabenöffnung (52) eine Mehrzahl erster Grabenabschnitte (52A), welche eine erste Breite (W1) aufweisen, und mindestens einen zweiten Grabenabschnitt (52B) aufweist, welcher eine zweite Breite (W2) aufweist, die größer als die erste Breite (W1) ist, wobei der mindestens eine zweite Grabenabschnitt (52B) die Mehrzahl erster Grabenabschnitte (52A) voneinander trennt;eine erste Diffusionsbarriere (62), welche auf Seitenwänden und einer unteren Fläche der Grabenöffnung (52) angeordnet ist;eine erste Abdeckung, welche auf der ersten Diffusionsbarriere (62) angeordnet ist;erste Abschnitte leitfähigen Materials (66), welche auf Abschnitten der ersten Abdeckung angeordnet sind, die sich innerhalb der Mehrzahl erster Grabenabschnitte (52A) befinden, wobei jeder erster Abschnitt leitfähigen Materials (66) einen verbleibenden Raum jedes der Mehrzahl erster Grabenabschnitte (52A) füllt; undeine die Elektromigration blockierende Insel, welche innerhalb des mindestens einen zweiten Grabenabschnitts (52B) angeordnet ist und an entsprechende Enden benachbarter erster Abschnitte leitfähigen Materials (66) stößt, wobei die die Elektromigration blockierende Insel eine zweite Diffusionsbarriere (72), welche auf Abschnitten der ersten Abdeckung, die in dem mindestens einen zweiten Grabenabschnitt (52B) angeordnet sind, und den entsprechenden Enden der benachbarten ersten Abschnitte leitfähigen Materials (66) angeordnet ist, eine zweite Abdeckung, welche auf der zweiten Diffusionsbarriere (72) angeordnet ist, und einen zweiten Abschnitt leitfähigen Materials (76) aufweist, welcher auf der zweiten Abdeckung angeordnet ist und einen verbleibenden Raum des mindestens einen zweiten Grabenabschnitts (52B) füllt.

公开(公告)号：DE112020003521T5

公开(公告)日：2022-04-14

申请号：DE112020003521

申请日：2020-09-08

Applicant: IBM

Inventor： RIZZOLO MICHAEL ,  LANZILLO NICHOLAS ANTHONY ,  BRIGGS BENJAMIN ,  CLEVENGER LAWRENCE

IPC: H01L43/12 ,  G11C11/16

Abstract: Ein Verfahren zum Bilden einer MRAM-Einheit schließt ein: Bilden von MTKs (202) auf Verbindungsleitungen (106), die in einem ersten Dielektrikum (102) eingebettet sind; Abscheiden einer Verkapselungsschicht (204) über den MTKs (202); Vergraben der MTKs (202) in einem zweiten Dielektrikum (206); Strukturieren eines Grabens (302') in dem zweiten Dielektrikum (206) über den MTKs, um die Verkapselungsschicht (204) über Oberseiten der MTKs (202) freizulegen, wodurch eine Topographie an dem Boden des Grabens (302') erzeugt wird; Bilden einer Metallleitung (904) in dem Graben (302') über der Topographie; Absenken der Metallleitung (904), wodurch die Metallleitung (904) zu Segmenten (904a, 904b) aufgetrennt wird, die von freiliegenden Erhebungen der Verkapselungsschicht (204) getrennt werden; Absenken der freiliegenden Erhebungen der Verkapselungsschicht (204), um Vertiefungen an den Oberseiten der MTKs (202) zu bilden; und Bilden selbstausgerichteter Kontakte (1202) in den Vertiefungen. Ferner wird eine MRAM-Einheit bereitgestellt.

公开(公告)号：DE112018002805T5

公开(公告)日：2020-03-05

申请号：DE112018002805

申请日：2018-05-29

Applicant: IBM

Inventor： BRIGGS BENJAMIN ,  CLEVENGER LEIGH ANNE ,  RIZZOLO MICHAEL ,  ASHOORI MARYAM ,  SKORDAS SPYRIDON ,  CLEVENGER LAWRENCE ,  CANAPERI JUSTIN

IPC: G06F3/041

Abstract: Ein System für eine berührungsempfindliche Bildschirmoberfläche, das eine Beschichtung mit einer Mehrzahl darin enthaltener durch Berühren aktivierbarer Mikro-Chips; und einen Projektor zum Projizieren eines Lichtbildes auf die Beschichtung enthält, die auf ein Substrat für eine berührungsempfindlichen Bildschirm aufgebracht ist. Das System enthält auch eine Bildabstimmungseinheit, die durch Berühren aktivierbare Mikro-Chips auf Merkmale des auf die Beschichtung projizierten Lichtbildes abstimmt. Das System enthält ferner einen Empfänger zum Empfangen von Signalen von den durch Berühren aktivierbaren Mikro-Chips, wenn das Merkmal des Lichtbildes aktiviert wird.