中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

34 records (took 0.022 seconds)

    MEMOIRE VIVE MAGNETIQUE
    1.
    发明专利
    MEMOIRE VIVE MAGNETIQUE 未知

    公开(公告)号：FR2880473A1

    公开(公告)日：2006-07-07

    申请号：FR0453260

    申请日：2004-12-30

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOIVIN PHILIPPE

    IPC: H01L21/8246 ,  G11C11/15 ,  H01L27/22 ,  H01L43/12

    Abstract: L'invention concerne un élément mémoire (94) pour mémoire vive magnétique, contenu dans un évidement (85) d'une couche isolante (80, 81), l'évidement comportant une partie (84) à flancs inclinés s'étendant jusqu'au fond de l'évidement, l'élément mémoire comportant une première portion de couche magnétique (96) recouvrant de façon sensiblement conforme le fond de l'évidement et la partie de l'évidement à flancs inclinés et en contact, au niveau du fond de l'évidement, avec une portion conductrice (44, 60), une portion de couche non magnétique (98) recouvrant de façon sensiblement conforme la première portion de couche magnétique et une seconde portion de couche magnétique (100) recouvrant la portion de couche non magnétique.

    CELLULE A MEMOIRE RESISTIVE
    2.
    发明专利
    CELLULE A MEMOIRE RESISTIVE 未知

    公开(公告)号：FR3086452B1

    公开(公告)日：2021-05-21

    申请号：FR1858602

    申请日：2018-09-21

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOIVIN PHILIPPE

    IPC: G11C5/00 ,  G11C11/00

    Abstract: La présente description concerne une cellule mémoire (100) résistive, comprenant un empilement d'un sélecteur (108), d'un élément résistif (110) et d'une couche de matériau à changement de phase (112), le sélecteur n'étant pas en contact physique avec le matériau à changement de phase.

    Mémoire à changement de phase
    3.
    发明专利
    Mémoire à changement de phase 未知

    公开(公告)号：FR3096827A1

    公开(公告)日：2020-12-04

    申请号：FR1905665

    申请日：2019-05-28

    Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

    Inventor： BOIVIN PHILIPPE ,  BENOIT DANIEL ,  BERTHELON REMY

    IPC: G11C13/02

    Abstract: Mémoire à changement de phase La présente description concerne un procédé de fabrication d'une mémoire à changement de phase comprenant la formation d'une première couche isolante (50) dans des cavités (42) situées à l'aplomb de bandes de matériau à changement de phase (28), et la gravure anisotrope des parties de la première couche isolante (50) situées au fond des cavités (42) ; et un dispositif mémoire à changement de phase comprenant une première couche isolante (50) contre des parois latérales de cavités (42) situées à l'aplomb de bandes de matériau à changement de phase (28). Figure pour l'abrégé : Fig. 3

    BARRE DE CONNEXION
    6.
    发明专利
    BARRE DE CONNEXION 未知

    公开(公告)号：FR3062236A1

    公开(公告)日：2018-07-27

    申请号：FR1750540

    申请日：2017-01-23

    Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS CROLLES 2 SAS

    Inventor： BOIVIN PHILIPPE ,  RISTOIU DELIA

    IPC: H01B5/02 ,  H01L21/70

    Abstract: L'invention concerne une barre de connexion (32) comprenant : une partie principale constituée d'une bande conductrice (34) s'étendant au-dessus de zones disjointes à interconnecter (16), la bande conductrice étant séparée de tout matériau conducteur par un matériau diélectrique, à l'exception des zones à interconnecter ; et des parties secondaires constituées de premiers plots conducteurs (36) traversant le matériau diélectrique, chacun de ces premiers plots s'étendant verticalement d'une zone à interconnecter (16) à la bande conductrice (34).

    TRANSISTOR DE SELECTION D'UNE CELLULE MEMOIRE
    9.
    发明专利
    TRANSISTOR DE SELECTION D'UNE CELLULE MEMOIRE 未知

    公开(公告)号：FR3000842A1

    公开(公告)日：2014-07-11

    申请号：FR1350133

    申请日：2013-01-08

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOIVIN PHILIPPE ,  LA ROSA FRANCESCO ,  DELALLEAU JULIEN

    IPC: H01L29/732 ,  G11C11/21

    Abstract: L'invention concerne un circuit intégré comprenant un transistor (T1) comprenant des première et seconde bornes de conduction et une borne de commande. Le circuit intégré comprend en outre une pile composée d'une première couche diélectrique (13), d'une couche conductrice (14) et d'une seconde couche diélectrique (15), la première borne de conduction comprenant une première région de semi-conducteur (R1) formée dans la première couche diélectrique (13), la borne de commande comprenant une seconde région de semi-conducteur (R2) formée dans la couche conductrice (14), et la seconde borne de conduction comprenant une troisième région de semi-conducteur (R3) formée dans la seconde couche diélectrique (15).

    PROCEDE DE LECTURE ECRITURE DE CELLULES MEMOIRE NON VOLATILES
    10.
    发明专利
    PROCEDE DE LECTURE ECRITURE DE CELLULES MEMOIRE NON VOLATILES 未知

    公开(公告)号：FR2987696A1

    公开(公告)日：2013-09-06

    申请号：FR1251969

    申请日：2012-03-05

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： LA ROSA FRANCESCO ,  PIZZUTO OLIVIER ,  NIEL STEPHAN ,  BOIVIN PHILIPPE ,  FORNARA PASCAL ,  LOPEZ LAURENT ,  REGNIER ARNAUD

    IPC: H01L21/8239

    Abstract: L'invention concerne un procédé de lecture et d'écriture de cellules mémoire (C31, C32) comprenant chacune un transistor à accumulation de charges (FGT31, FGT32) et un transistor de sélection (ST31,ST32), comprenant les étapes consistant à : appliquer une tension de sélection (SV) à une grille (SGC) du transistor de sélection (ST31) d'une cellule mémoire, appliquer une tension de lecture (Vread) à une grille de contrôle (CG) du transistor à accumulation de charges (FGT31) de la cellule mémoire, appliquer la tension de sélection (SV) à une grille (SGC) du transistor de sélection (ST32) d'une seconde cellule mémoire (C32) connectée à la même ligne de bit (BL), et appliquer une tension d'inhibition (Vinh) à une grille de contrôle (CG) du transistor à accumulation de charges (FGT32) de la seconde cellule mémoire, pour maintenir le transistor dans un état bloqué.

Patent Agency Ranking