公开(公告)号：KR1020160002433A

公开(公告)日：2016-01-08

申请号：KR1020140080452

申请日：2014-06-30

Applicant: 엘지디스플레이 주식회사

Inventor： 김창균 ,  송홍성 ,  정태영

IPC: G09G3/20 ,  H03M1/66

CPC classification number: H03M1/66 ,  G02F1/133 ,  G09G3/20 ,  G09G5/006 ,  H03M2201/61 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본발명은비디오데이터를저장하는저장레지스터와, 기준감마전압을기준으로정해진극성반전방식에따라비디오데이터를아날로그전압으로변환하는디지털아날로그컨버터와, 아날로그전압을출력신호로서출력하는출력버퍼를포함하고, 디지털아날로그컨버터는, 포지티브(Positive) 구동을위한 2가지극형의트랜지스터를포함하는포지티브디지털아날로그컨버터와, 네거티브(Negative) 구동을위한 2가지극형의트랜지스터를포함하는네거티브디지털아날로그컨버터를포함하는데이터구동집적회로와이를포함하는표시장치에관한것이다.

Abstract translation: 数据驱动集成电路及其显示装置技术领域本发明涉及数据驱动集成电路及包括该电路的显示装置。 数据驱动集成电路包括：用于存储视频数据的存储寄存器; 数模转换器，其根据相对于参考伽马电压确定的极性反转方案将视频数据转换为模拟电压; 以及用于输出模拟电压作为输出信号的输出缓冲器。 数模转换器包括一个正数字模拟转换器，包括用于正驱动的双极晶体管，以及包括用于负驱动的双极晶体管的负数模转换器。

公开(公告)号：KR101286226B1

公开(公告)日：2013-07-15

申请号：KR1020120019876

申请日：2012-02-27

Applicant: 한국과학기술원

Inventor： 이상국 ,  조홍수 ,  장영신 ,  한석균

IPC: H03M1/66 ,  G09G3/36

CPC classification number: H03M1/66 ,  G09G3/36 ,  G09G5/006 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: A digital analog converter, a driving apparatus including the same, and a display apparatus are provided to remove the loading effect without any additional current. CONSTITUTION: A digital analog converter (1500) comprises an R- DAC (Digital to Analog Converter) (1510, 1520, 1530) connected with a cascade and a buffer (1540). The R- DAC (1510) comprises multiple resistance strings (R1) and a decoder (1512). The R-DAC (1520) comprises multiple resistance strings (R2) which connected to the R-DAC (1510) and a decoder (1522). The R-DAC (1530) comprises multiple resistance strings (R3) which connected to the R-DAC (1520) and a decoder (1532). The buffer is connected to the output terminal of the R-DAC (1530). [Reference numerals] (1512,1532) Four bits decoder; (1522) Two bits decoder

Abstract translation: 目的：提供数字模拟转换器，包括该数字模拟转换器的驱动装置和显示装置，以便在没有任何附加电流的情况下去除负载效应。 构成：数字模拟转换器（1500）包括与级联连接的R-DAC（数模转换器）（1510,1520,1530）和缓冲器（1540）。 R-DAC（1510）包括多个电阻串（R1）和解码器（1512）。 R-DAC（1520）包括连接到R-DAC（1510）的多个电阻串（R2）和解码器（1522）。 R-DAC（1530）包括连接到R-DAC（1520）的多个电阻串（R3）和解码器（1532）。 缓冲器连接到R-DAC（1530）的输出端。 （附图标记）（1512,1532）四位解码器; （1522）两位解码器

公开(公告)号：KR1020090038244A

公开(公告)日：2009-04-20

申请号：KR1020070103646

申请日：2007-10-15

Applicant: 동국대학교 산학협력단

Inventor： 송민규 ,  황상훈

IPC: H03M1/66

CPC classification number: H03M1/70 ,  H03M1/668 ,  H03M2201/6107 ,  H03M2201/932

Abstract: An adaptive control circuit for the current cell control of a digital-analog converter and the digital analog converter including the same are provided to reduce the peak noise of the current source and the vibration noise of the output signal by reducing the variance of the signal switching. A digital to analog converter comprises a controller(40), an adaptation controller(50), and an analog signal output unit(60). The adaptation controller and the analog signal output unit are included in each cell of the current cell. The controller outputs the first control signal(Vin,Vinb) for switching the MOS transistor included in the analog signal output to the adaptation controller. The adaptation controller receives the first control signal from the controller, and adjusts the variance of the first control signal, and produces the second controlling signal(vin',Vinb'), and outputs the generated second controlling signal to the analog signal output unit. The analog signal output unit outputs the analog signal according to the second controlling signal.

Abstract translation: 提供了用于数模转换器的当前单元控制的自适应控制电路和包括其的数字模拟转换器，以通过减少信号切换的方差来减小电流源的峰值噪声和输出信号的振动噪声 。 数模转换器包括控制器（40），自适应控制器（50）和模拟信号输出单元（60）。 自适应控制器和模拟信号输出单元包括在当前单元的每个单元中。 控制器输出第一控制信号（Vin，Vinb），用于切换输出到自适应控制器的模拟信号中包括的MOS晶体管。 自适应控制器从控制器接收第一控制信号，并调整第一控制信号的方差，并产生第二控制信号（vin'，Vinb'），并将产生的第二控制信号输出到模拟信号输出单元。 模拟信号输出单元根据第二控制信号输出模拟信号。

公开(公告)号：KR1020080105977A

公开(公告)日：2008-12-04

申请号：KR1020080016598

申请日：2008-02-25

Applicant: 삼성전자주식회사

Inventor： 고주현 ,  정지운 ,  김종선

IPC: H03M1/66

CPC classification number: H03M1/664 ,  H03M2201/31 ,  H03M2201/62 ,  H03M2201/932 ,  H04N5/202

Abstract: A digital-analog converter and a digital-analog converting method are provided to obtain a nonlinear output characteristic approximated to a gamma curve of an LCD panel. An integrated circuit includes an operational amplifier(251), a first capacitor(Csa), a plurality of second capacitors(270), and a switching circuit(280). The operational amplifier includes a first input terminal, a second input terminal and an output terminal. The first capacitor includes a first terminal and a second terminal. The second terminal is connected to a first input terminal of the operational amplifier. The second capacitor includes the first terminal and the second terminal. The second terminal is connected to the second input terminal of the operational amplifier. The switching circuit includes the plurality of switches which are switched by responding to a corresponding switching signal among the plurality of switching signals. The switching circuit transmits the reference voltage to the first terminal of the first capacitor and the respective first terminals of the second capacitors. The switching circuit connects the first input terminal of the operational amplifier to the output terminal of the operational amplifier. The switching circuit separates the reference voltage from the first terminal of the first capacitor for the second section and transmits the selected voltage of two selection voltage or more to the respective first terminal of the second capacitors. The first terminal of the first capacitor is connected to the output terminal of the operational amplifier.

Abstract translation: 提供数字 - 模拟转换器和数字 - 模拟转换方法以获得近似于LCD面板的伽马曲线的非线性输出特性。 集成电路包括运算放大器（251），第一电容器（Csa），多个第二电容器（270）和开关电路（280）。 运算放大器包括第一输入端，第二输入端和输出端。 第一电容器包括第一端子和第二端子。 第二端子连接到运算放大器的第一输入端。 第二电容器包括第一端子和第二端子。 第二端子连接到运算放大器的第二输入端。 开关电路包括通过响应多个开关信号中的相应开关信号来切换的多个开关。 开关电路将参考电压发送到第一电容器的第一端子和第二电容器的相应的第一端子。 开关电路将运算放大器的第一输入端连接到运算放大器的输出端。 开关电路将参考电压与第二部分的第一电容器的第一端分开，并将所选择的两个选择电压以上的电压发送到第二电容器的相应的第一端。 第一电容器的第一端连接到运算放大器的输出端。

公开(公告)号：KR1020060099018A

公开(公告)日：2006-09-19

申请号：KR1020050019990

申请日：2005-03-10

Applicant: 엘지전자 주식회사

Inventor： 이우열

IPC: H03M1/66 ,  H03F3/45

CPC classification number: H03M1/1245 ,  G02F1/133 ,  H03F3/45 ,  H03M2201/61 ,  H03M2201/625 ,  H03M2201/932

Abstract: 본 발명은 아날로그 그래픽 신호를 샘플링 및 홀딩하여 증폭하는 샘플링/홀딩용 증폭기로 12비트 이상의 고해상도와, 100㎒ 이상의 고속 동작을 만족한다.
12비트 이상의 높은 해상도를 얻기 위하여 2단 증폭기로 아날로그 그래픽 신호를 2단 증폭하고, 아날로그 그래픽 신호를 2단 증폭하면서 높은 이득을 얻을 수 있도록 부스팅용 증폭기를 구비하여 이득을 증가시키고, 100㎒ 이상의 고속으로 동작할 수 있도록 하는 것으로서 제 1 바이어스 전압에 따라 소정 레벨의 정전류가 흐르는 제 1 정전류원과, 상기 정전류원에 의해 정전류가 흐르면서 입력단자로 입력되는 아날로그 그래픽 신호를 차동 증폭하는 제 1 증폭기와, 상기 차동 증폭기의 출력신호를 증폭하여 출력단자로 출력하는 제 2 증폭기와, 상기 제 2 증폭기의 증폭이득을 증가시키는 제 1 및 제 2 부스팅용 증폭기로 구성하여 고화질과, 콘트라스트 및 밝기가 향상된다.
아날로그/디지털 변환기, 샘플링/홀딩용 증폭기, 고해상도, 모니터

公开(公告)号：KR1020050101649A

公开(公告)日：2005-10-25

申请号：KR1020040026724

申请日：2004-04-19

Applicant: 페어차일드코리아반도체 주식회사

Inventor： 정진화 ,  정문상 ,  연상흠

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/194 ,  H03M2201/8132 ,  H03M2201/932

Abstract: 본 발명은 디지털 서보 시그널을 위한 D/A 변환 인터페이스에 관한 것이다. 본 발명에 따르면 복잡한 D/A 컨버터나 외부에 커패시터와 저항을 필요로 하는 OP 앰프 없이 D/A 변환 인터페이스를 구성하며, 3개의 정전류원과 동일한 타입의 2개의 스위치를 사용한다. 이와 같이 하면 스위칭 속도 차이로 인한 신호 왜곡이 발생하지 않기 때문에 모터를 정밀하게 제어할 수 있다.

公开(公告)号：KR1020040098206A

公开(公告)日：2004-11-20

申请号：KR1020030030502

申请日：2003-05-14

Applicant: 학교법인 계명대학교

Inventor： 채용웅 ,  임신일

IPC: H03M1/12

CPC classification number: H03M1/38 ,  H03M2201/814 ,  H03M2201/932

Abstract: PURPOSE: An analog-digital converter for providing a reference voltage by using analog memories instead of serial resistors is provided to reduce the size and the power consumption by using the analog memories instead of the serial resistors. CONSTITUTION: An analog-digital converter includes a plurality of analog memories, a plurality of comparators, and a decoder. The analog memories(M1-Mn) are composed of injectors and transistors in order to provide predetermined voltages. The comparators(comp1-compn) are used for receiving external signals and a reference voltage from one of analog memories and comparing the external signals with the reference voltage. The decoder(211) is used for outputting a digital signal by combining output signals of the comparators.

Abstract translation: 目的：提供使用模拟存储器而不是串行电阻提供参考电压的模数转换器，以通过使用模拟存储器而不是串行电阻来减小尺寸和功耗。 构成：模拟数字转换器包括多个模拟存储器，多个比较器和解码器。 为了提供预定电压，模拟存储器（M1-Mn）由注入器和晶体管组成。 比较器（comp1-compn）用于从模拟存储器之一接收外部信号和参考电压，并将外部信号与参考电压进行比较。 解码器（211）用于通过组合比较器的输出信号来输出数字信号。

公开(公告)号：KR1020020000608A

公开(公告)日：2002-01-05

申请号：KR1020000035404

申请日：2000-06-26

Applicant: 삼성전자주식회사

Inventor： 이영준 ,  이승권

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/64 ,  H03M2201/932

Abstract: PURPOSE: A digital/analog converter circuit with an input buffer circuit is provided to output a signal having a desired noise characteristic by using an input buffer circuit for controlling an input signal and a simple RC filter. CONSTITUTION: An input buffer circuit(10) is synchronized with a low sampling frequency in order to receive digital input data and a multitude of signal from the outside. The input buffer circuit(10) is synchronized with a high sampling frequency in order to output the digital input data to a digital/analog converter(20). The digital/analog converter(20) receives the digital data from the input buffer circuit(10) and outputs analog signals. An RC filter circuit(30) receives the analog signal from the digital/analog converter(20) and filters frequencies of a low band to reduce noise.

Abstract translation: 目的：提供具有输入缓冲电路的数字/模拟转换器电路，通过使用用于控制输入信号的输入缓冲电路和简单的RC滤波器来输出具有期望噪声特性的信号。 构成：输入缓冲电路（10）与低采样频率同步，以便从外部接收数字输入数据和大量信号。 输入缓冲电路（10）与高采样频率同步，以将数字输入数据输出到数/模转换器（20）。 数字/模拟转换器（20）从输入缓冲电路（10）接收数字数据并输出模拟信号。 RC滤波器电路（30）从数/模转换器（20）接收模拟信号，并对低频带的频率进行滤波以减少噪声。

公开(公告)号：KR101483954B1

公开(公告)日：2015-01-21

申请号：KR1020130109896

申请日：2013-09-12

Applicant: 광주과학기술원

Inventor： 이병근 ,  김효종 ,  서동환

IPC: H03M1/66

CPC classification number: H03M1/1023 ,  H03M1/66 ,  H03M2201/6107 ,  H03M2201/6354 ,  H03M2201/814 ,  H03M2201/932

Abstract: 본 발명에 따른 디지털 아날로그 변환기의 고속화장치에는, 디지털신호와 아날로그신호를 서로 변환시키기 위하여 적어도 두 개의 스위칭부가 포함되는 디지털 아날로그 변환기; 및 상기 스위칭부의 저항을 조정하는 캘리브레이션부가 포함되고, 상기 캘리브레이션부에는, 상기 스위칭부와 유사한 제 1 스위치 및 제 2 스위치; 상기 제 1 스위치 및 상기 제 2 스위치의 저항을 비교하는 비교기; 및 상기 비교기의 결과값을 증폭하여 출력하는 증폭기가 포함되고, 상기 증폭기의 출력값은 상기 적어도 두 개의 스위칭부로 각각 입력되어 상기 적어도 두 개의 스위칭부의 저항값을 조정한다. 본 발명에 따르면, 디지털 아나로그 변환기를 고속으로 동작시킬 수 있는 효과를 기대할 수 있다.

Abstract translation: 本发明涉及以高速率操作数字模拟转换器（DAC）的装置和方法。 根据本发明的用于操作DAC的装置包括：数字模拟转换器，其包括用于相互转换数字信号和模拟信号的至少两个开关单元; 以及用于校准开关单元的电阻的校准单元。 校准单元包括：类似于开关单元的第一和第二开关; 比较器，用于比较第一开关的电阻和第二开关的电阻; 以及放大器，通过放大结果值来输出比较器的结果值。 放大器的输出值被输入到至少两个开关单元以校准开关单元的电阻。 根据本发明，可以高速率地操作DAC。

公开(公告)号：KR1020130052916A

公开(公告)日：2013-05-23

申请号：KR1020110118255

申请日：2011-11-14

Applicant: 주식회사 실리콘웍스

Inventor： 김지훈 ,  손영준 ,  나준호 ,  배정열

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/8152 ,  H03M2201/932

Abstract: PURPOSE: A digital analog converter which applies an electric charge subtraction method is provided to minimize errors of capacitors and relatively reduce a size of a decoder. CONSTITUTION: A control signal generating device(340) generates a switch control signal in response to digital data of N bits. A resistance string(310) comprises a first resistor array, a second resistor array, and a third resistor array which respectively divide multiple resistances which are connected between a reference voltage and a grounding voltage in series. A switch block(320) outputs a selection voltage by switching a part of voltage which is applied to any node of multiple serial resistances respectively included in the first resistor array, the second resistor array, and the third resistor array in response to the switch control signal. A conversion voltage generating block(330) generates a conversion voltage in response to a negative phase clock signal which is opposite to a positive phase clock signal.

Abstract translation: 目的：提供一种应用电荷减法的数字模拟转换器，以最小化电容器的误差并相对减小解码器的尺寸。 构成：响应于N位的数字数据，控制信号产生装置（340）产生开关控制信号。 电阻串（310）包括分别分别连接在参考电压和接地电压之间的多个电阻的第一电阻器阵列，第二电阻器阵列和第三电阻器阵列。 开关块（320）响应于开关控制切换施加到分别包括在第一电阻器阵列，第二电阻器阵列和第三电阻器阵列中的多个串联电阻的任何节点的电压的一部分来输出选择电压 信号。 转换电压产生块（330）响应于与正相位时钟信号相反的负相位时钟信号产生转换电压。