陶瓷多层基板及其制造方法

    公开(公告)号:CN103039132B

    公开(公告)日:2016-01-20

    申请号:CN201180036960.8

    申请日:2011-07-14

    Inventor: 大坪喜人

    Abstract: 本发明提供一种表面的平坦性良好、且元器件安装性优异的陶瓷多层基板及能高效制造该陶瓷多层基板的制造方法。构成为包括:层叠的多个陶瓷层(1);多个内部导体(3),该多个内部导体(3)隔着陶瓷层进行层叠,配置成从层叠方向看时至少一部分彼此重叠;以及约束层(2),该约束层(2)配置在与内部导体不同的层,从层叠方向看时与内部导体重叠区域相重叠,且该约束层(2)的平面面积为内部导体重叠区域的平面面积的2倍以下,该约束层(2)包含未烧结的无机材料粉末而成,该内部导体重叠区域中,从层叠方向看时彼此重叠的内部导体中的至少2层相重叠。使约束层(2)的平面面积为陶瓷层(1)的平面面积的1/2以下。将约束层(2)配置成覆盖内部导体重叠区域的全部。

    刚挠性电路板以及其电子设备

    公开(公告)号:CN102090159B

    公开(公告)日:2013-07-31

    申请号:CN200880130326.9

    申请日:2008-12-19

    Inventor: 匂坂克己

    Abstract: 提供一种刚挠性电路板以及其电子设备,该刚挠性电路板包括:具有第一导体图案的挠性印刷电路板(13)以及具有第二导体图案(118、143)的刚性印刷电路板(11、12),该刚挠性电路板包括:绝缘层(111、113),其分别覆盖挠性印刷电路板的至少一部分以及刚性印刷电路板的至少一部分,并使挠性印刷电路板的至少一部分暴露;第一连接端子(178),其用于将刚挠性电路板安装到母板上;第二连接端子(179),其用于将电子部件安装到刚挠性电路板上。并且,第二导体图案形成于上述绝缘层上,第一导体图案与第二导体图案通过贯通上述绝缘层的镀覆膜连接。

Patent Agency Ranking