公开(公告)号：CN106057769B

公开(公告)日：2018-11-16

申请号：CN201610364334.6

申请日：2012-06-04

Applicant: 英特尔公司

Inventor： M·A·侯赛因 ,  C·C·李 ,  D·W·布朗宁 ,  I·M·派因斯 ,  B·P·凯利

IPC: H01L23/498 ,  H05K1/11 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L23/49838 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2924/12042 ,  H05K1/112 ,  H05K3/3436 ,  H05K2201/09972 ,  H05K2201/10378 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本公开内容涉及被制造为具有重叠的连接区的微电子衬底，例如插入器、主板、测试平台等，以使得不同的微电子设备(例如微处理器、芯片组、图形处理设备、无线设备、存储器设备、专用集成电路等)可以交替地连接到微电子衬底，以形成功能的微电子封装。

公开(公告)号：CN103731970B

公开(公告)日：2018-09-28

申请号：CN201310157155.1

申请日：2013-04-28

Applicant: 珠海越亚封装基板技术股份有限公司

Inventor： 卓尔·赫尔维茨 ,  陈先明 ,  黄士辅

IPC: H05K1/00 ,  H05K3/46

CPC classification number: H05K1/0298 ,  H05K3/0061 ,  H05K3/4647 ,  H05K2201/10378 ,  Y10T29/49126 ,  Y10T29/49158 ,  Y10T29/49163

Abstract: 本发明提供一种具有电介质厚度改进控制的多层电子结构及其制造方法，所述多层电子结构包括层压在介电材料内的铜子结构层，所述介电材料包括在聚合物基质中的连续玻璃纤维，其特征在于，所述介电材料是无孔隙的并且每个介电材料层的厚度控制在预定厚度的+‑3微米内，标准偏差小于1微米。

公开(公告)号：CN107926119A

公开(公告)日：2018-04-17

申请号：CN201680046994.8

申请日：2016-08-10

Applicant: 施韦策电子公司

Inventor： 托马斯·哥特瓦尔德 ,  克里斯蒂安·勒斯勒

IPC: H05K1/18 ,  H05K3/46

CPC classification number: H05K1/186 ,  H01Q1/38 ,  H05K1/024 ,  H05K1/0243 ,  H05K1/115 ,  H05K1/181 ,  H05K1/185 ,  H05K3/4614 ,  H05K3/4617 ,  H05K3/462 ,  H05K3/4694 ,  H05K3/4697 ,  H05K2201/015 ,  H05K2201/09127 ,  H05K2201/09509 ,  H05K2201/09936 ,  H05K2201/10098 ,  H05K2201/10378 ,  H05K2203/0285 ,  H05K2203/063 ,  H05K2203/166

Abstract: 一种具有层叠到层构造中的内层基底(20、20’、20”)的导体结构元件，其具有装配有至少一个第一构件(30)的构件侧(32)和朝向通过刚性载体(12)形成的边缘层的对置侧(28)，其中，利用树脂材料围绕内层基底(20)直到刚性载体(12)中的露出的缺口(50)周围的边缘区域为止。

公开(公告)号：CN107667420A

公开(公告)日：2018-02-06

申请号：CN201680032509.1

申请日：2016-04-14

Applicant: 英特尔公司

Inventor： F.艾德 ,  J.古尔布兰德 ,  M.A.科万

IPC: H01L21/48 ,  H01L21/683 ,  H01L23/467 ,  H01L23/498 ,  H05K1/02 ,  H05K1/18 ,  B05B17/00 ,  B05B17/06 ,  F15D1/00

CPC classification number: H01L23/467 ,  B05B17/0653 ,  B81C1/00238 ,  F04D33/00 ,  F15D1/008 ,  F15D1/08 ,  H01L21/4846 ,  H01L21/6835 ,  H01L23/49838 ,  H01L2221/68345 ,  H05K1/0203 ,  H05K1/0272 ,  H05K1/181 ,  H05K2201/10378 ,  B05B17/0646

Abstract: 实施例包括在封装基板的层内形成的合成射流设备，诸如以提供用于感测或冷却应用的受控气流。射流设备包括顶腔和底腔之间的导电材料的电磁驱动振动膜。具有开口的顶盖覆盖顶腔，并且永磁体在底腔下方。通过膜传导的交流电流信号使得膜在存在由永磁体导致的磁场的情况下振动。通过利用封装形成过程来制造，射流（1）比通过使用硅芯片或晶片处理更成本有效地被制造；（2）易于集成为封装基板的其它层的部分和与封装基板的其它层集成；以及（3）可以由安装在封装上的芯片驱动。实施例还包括具有射流的系统和用于形成射流的过程。

公开(公告)号：CN104409364B

公开(公告)日：2017-12-01

申请号：CN201410665104.4

申请日：2014-11-19

Applicant: 清华大学

Inventor： 王谦 ,  魏体伟 ,  王璐 ,  蔡坚 ,  刘子玉

IPC: H01L21/48 ,  H01L23/48 ,  H01L21/60

CPC classification number: H01L23/49827 ,  H01L21/48 ,  H01L21/4853 ,  H01L21/486 ,  H01L23/15 ,  H01L23/49816 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K1/141 ,  H05K1/144 ,  H05K3/366 ,  H05K3/368 ,  H05K2201/041 ,  H05K2201/042 ,  H05K2201/09827 ,  H05K2201/10378 ,  H05K2201/10734 ,  H01L2924/00

Abstract: 本发明公开了一种转接板及其制作方法、封装结构及用于转接板的键合方法。该转接板包括：板体，具有相对的第一表面和第二表面，并在第一表面与第二表面之间形成有贯穿该板体的锥台形通孔；锥形导电体，填充在所述锥台形通孔中，该锥形导电体具有平面端和尖端，该平面端与第一表面齐平，该尖端从所述第二表面突出；以及布线结构，布置在所述板体的所述第一表面上，并与所述锥形导电体的所述平面端电连接。本发明通过将转接板上突出的尖端直接插入焊料球，可以方便地实现与介质板的键合。这样，避免了在转接板上进行UBM的制作工艺，有效节省了时间和成本。并且，还可以增加导电体与焊料球的接触面积，从而使得键合强度更大，键合的可靠性更强。

公开(公告)号：CN106449589A

公开(公告)日：2017-02-22

申请号：CN201610658524.9

申请日：2010-01-08

Applicant: R ,  & ,  D ,  电路股份有限公司

Inventor： J.V.拉塞尔

IPC: H01L23/498 ,  H01L23/50 ,  H05K1/02 ,  H05K1/14 ,  G01R1/073 ,  H01L23/00 ,  H05K1/18

CPC classification number: H05K3/30 ,  G01R1/07378 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49866 ,  H01L23/50 ,  H01L24/13 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/14 ,  H05K1/0213 ,  H05K1/0231 ,  H05K1/0234 ,  H05K1/0298 ,  H05K1/111 ,  H05K1/141 ,  H05K1/185 ,  H05K2201/049 ,  H05K2201/10378 ,  H05K2201/10636 ,  Y02P70/611 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 一种互连构造中改善功率增益及损耗的插入板中的嵌入部件。本公开提供了用于将电容或电阻直接地附接和嵌入其后连接至主电路板的转接板或插入板中。转接板可以通过焊接、借助于导电弹性连接的电连接、弹性插脚或通过本领域公知的任何其它方式连接至主电路板。

公开(公告)号：CN106057769A

公开(公告)日：2016-10-26

申请号：CN201610364334.6

申请日：2012-06-04

Applicant: 英特尔公司

Inventor： M·A·侯赛因 ,  C·C·李 ,  D·W·布朗宁 ,  I·M·派因斯 ,  B·P·凯利

IPC: H01L23/498 ,  H05K1/11 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L23/49838 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16237 ,  H01L2924/12042 ,  H05K1/112 ,  H05K3/3436 ,  H05K2201/09972 ,  H05K2201/10378 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本公开内容涉及被制造为具有重叠的连接区的微电子衬底，例如插入器、主板、测试平台等，以使得不同的微电子设备(例如微处理器、芯片组、图形处理设备、无线设备、存储器设备、专用集成电路等)可以交替地连接到微电子衬底，以形成功能的微电子封装。

公开(公告)号：CN103608919B

公开(公告)日：2016-10-26

申请号：CN201280029878.7

申请日：2012-03-30

Applicant: 摩根/韦斯科技有限公司

Inventor： M·约翰逊 ,  F·G·韦斯

IPC: H01L23/52

CPC classification number: G06F13/16 ,  G06F1/32 ,  G06F13/4068 ,  G11C5/04 ,  H01L23/32 ,  H01L23/49838 ,  H01L23/4985 ,  H01L2924/0002 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/0296 ,  H05K1/111 ,  H05K1/115 ,  H05K1/141 ,  H05K1/147 ,  H05K1/181 ,  H05K1/189 ,  H05K2201/095 ,  H05K2201/10159 ,  H05K2201/10189 ,  H05K2201/10378 ,  H05K2201/10515 ,  H05K2201/10522 ,  Y02D10/151 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 中介层基底，包括：所述中介层基底中的互连器阵列，所述连接器阵列按照用于电路基底上的处理器的互连器阵列而布置；所述中介层基底中的至少一个导电迹线与所述互连器阵列中的至少一个连接器相连接，所述导电迹线被布置成平行于所述中介层基底，以使得在所述中介层基底中的所述连接器与用于所述电路基底上的所述处理器的对应的一个互连器之间不存在电连接；以及至少一个外围电路，驻留在所述中介层基底上，与所述导电迹线电连接。

公开(公告)号：CN106024735A

公开(公告)日：2016-10-12

申请号：CN201610173298.5

申请日：2016-03-24

Applicant: 格罗方德半导体公司

Inventor： J·P·甘比诺 ,  R·S·格拉夫 ,  S·曼达尔 ,  D·J·罗素

IPC: H01L23/38

CPC classification number: H05K7/2039 ,  H01L23/13 ,  H01L23/15 ,  H01L23/38 ,  H01L23/49827 ,  H01L24/13 ,  H01L24/16 ,  H01L35/34 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H05K1/0306 ,  H05K2201/10219 ,  H05K2201/10378 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明涉及具有嵌埋式热电装置的玻璃中介层。大体上是关于集成电路芯片封装，并且更具体地说，乃关于在导电通孔旁边形成具有一或多个嵌埋式帕耳帖装置的玻璃中介层的结构及方法，用以有助于使热量从多维芯片封装中的一或多个集成电路芯片通过玻璃中介层散逸并进入有机载体，其中热量可散逸到下层基板。

公开(公告)号：CN104037100B

公开(公告)日：2016-09-07

申请号：CN201410081598.1

申请日：2014-03-07

Applicant: 国际商业机器公司

Inventor： M·J·英特兰特 ,  佐久间克幸

IPC: H01L21/60

CPC classification number: H05K3/3494 ,  H01L21/4853 ,  H01L21/50 ,  H01L21/563 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/562 ,  H01L24/17 ,  H01L24/75 ,  H01L24/81 ,  H01L2224/131 ,  H01L2224/16113 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/75252 ,  H01L2224/75272 ,  H01L2224/75283 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/15311 ,  H01L2924/2064 ,  H01L2924/20641 ,  H01L2924/20642 ,  H01L2924/20643 ,  H01L2924/20644 ,  H01L2924/20645 ,  H01L2924/3511 ,  H01L2924/3841 ,  H05K1/0271 ,  H05K1/181 ,  H05K2201/10378 ,  H05K2201/10734 ,  H05K2201/10977 ,  H05K2203/1316 ,  H01L2924/00014 ,  H01L2924/014

Abstract: 本发明涉及用于三维芯片堆叠的选择性区域加热。一种形成三维封装的方法。该方法可以包括通过施加第一选择性不均匀热和第一均匀压力，以第一多个焊料凸点的固态扩散将内插板连接到叠层芯片载体；通过施加第二选择性不均匀热和第二均匀压力，以第二多个焊料凸点的固态扩散将顶部芯片连接到内插板；将三维封装、第一和第二多个焊料凸点加热到大于第一和第二多个焊料凸点的回流温度的温度，其中第二多个焊料凸点在第一多个焊料凸点之前达到回流温度，其中第一和第二选择性不均匀热分别小于第一和第二多个焊料凸点的回流温度。