-
公开(公告)号：KR100149942B1
公开(公告)日：1999-04-15
申请号：KR1019950017306
申请日：1995-06-24
Applicant: 한국전자통신연구원
IPC: H01L21/334
Abstract: 본 발명은 고속 동작용 주문형 반도체(Application Specified Integrated Circuit:이하, ASIC이라 약칭함)에 적합한 CMOS(Complementary Metal Oxide Semiconductor) 소자의 제조방법에 관한 것으로서, 그 특징은, 본 발명에 따른 CMOS 소자의 제조방법이, 기판에 소정의 깊이와 소정의 넓이로 n-웰 및 p-웰을 인접하게 형성하는 제1과정과, 상기 제1과정에 의해 형성된, 서로 인접한 위치에 있는 p-웰과 n-웰의 경계 부위를 서로 격리시키는 제2과정과, 상기 p-웰과 상기 n-웰에 트랜지스터를 형성시키기 위하여 게이트 영역, 소스 영역 및 드레인 영역을 각각의 형성시키되 사이드 월 스페이서를 이용하여 소스/드레인 영역을 최소화하는 제3과정 및 게이트, 소스, 드레인과 각각의 전극을 형성시키되 사이드 월 스페이서를 이용하여 소스/드레인을 형성시킴으로써 게이트와 소스/드레인의 � �치는 부분을 가능한 줄여서 최소화된 기생용량을 갖는 트랜지스터를 형성하는 제4과정으로 이루어지는데에 있으며, 그 효과는 사이드 월 스페이서를 이용하여 소스/드레인 영역을 형성함으로써 사진기법으로 형성하는 종래의 소스/드레인 면적보다 작은 소스/드레인 구조를 적용하여 기생용량을 최소화하므로 고속동작이 가능하게 하기 때문에 종래의 CMOS 소자보다 더 빠른 동작이 가능한 CMOS 소자를 제조하고 제공하여 고속 고집적화와 저전력소비화를 촉진하는데에 있다.
-
公开(公告)号：KR1019990016810A
公开(公告)日：1999-03-15
申请号：KR1019970039496
申请日：1997-08-20
Applicant: 한국전자통신연구원
IPC: H01L27/108
Abstract: 본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 모노리딕 실리콘 고주파 집적회로에 적용되는 엠 아이 엠(이하 MIM이라 한다) 캐패시터 제조 방법에 관한 것이다.
고주파 직접회로에 적용되는 스파이럴 인덕터 및 캐패시터의 제조시, 실리콘 기판의 도전성으로 인한 전자파의 손실 및 금속선의 저항과 기판 사이의 기생성분 등의 영향때문에, 큰 캐패시턴스를 가지면서 성능이 우수한 캐패시터를 구현하는데 많은 어려움이 있다. 특히 MIM 캐패시터 제조시, 다층 금속배선 공정에서 캐패시터를 위한 여분의 금속배선 공정이 필요하므로 공정이 복잡해지고 수율이 떨어지는 문제점이 발생한다.
본 발명에서는 여분의 금속배선 공정이 필요 없고 모노리딕 실리콘 고주파 집적회로에 적용되는 MIM 캐패시터의 새로운 제조 방법을 제시한다.-
公开(公告)号：KR1019980020010A
公开(公告)日：1998-06-25
申请号：KR1019960038318
申请日：1996-09-05
Applicant: 한국전자통신연구원
IPC: H01F38/32
Abstract: 본 발명은 스피럴 인덕터의 구조에 관한 것으로, 2층 이상의 다층 금속 배선으로 형성된 스피럴 인덕터에 있어서, 선택된 2개의 금속 배선중 제1금속배선을 나선 형태로 배칟한 후 제1금속 배선과 중첩되도록 제2금속 배선을 나선 형태로 배치하여 인덕턴스와 자기 공진 주파수를 증가시킬 수 있으며, 제1금속 배선의 패턴 사이에 제2금속 배선이 위치하도록 나선 형태로 배치함으로써 같은 면적에 2배 이상의 회전수를 형성할 수 있어 기생 캐패시턴스를 감소시킬 수 있다. 또한 3층 이상의 다층 금속 배선으로 형성된 스프럴 인덕터에 있어서, 선택된 3개의 금속 배선중 제1금속 배선을 직선으로 배치하고 제1금속 배선 상부에 제2금속 배선과 제3금속 배선을 나선형태로 배치함으로써 같은 면적에 2배 이상의 회전수를 형성할 수 있어 인덕턴스를 증가시킬 수 있다.
-
-
-
Patent Agency Ranking
公开(公告)号：KR1019950007352B1
公开(公告)日：1995-07-10
申请号：KR1019920006119
申请日：1992-04-13
Applicant: 한국전자통신연구원
IPC: H01L29/76
Abstract: The method comprises a first process for forming a silicon oxide film(3) and a nitride silicon film(4) on a well(2) formed on the silicon substrate(1), a second process for etching the films to form a field oxide film(5) for separating element, a third process for forming a gate oxide film(15) and a poly silicon layer(6) and removing some of the poly silicon layer(15) using a photo register(7), a forth process for forming the first diffusion layer(8) on the well(2) using a polysilicon layer as a mask, a fifth process for forming a side wall spacer in side wall of the poly silicon layer(6) to form the second diffusion layer(10) using the side wall spacer as a mask, a sixth process for forming a layer(11) which has a multi-stage structure for preventing punch through, and the seventh process for etching a silicon oxide film(12) and shaping a contact(13) and a metal film(14) for distributing a wire.
Abstract translation: 该方法包括在形成在硅衬底（1）上的阱（2）上形成氧化硅膜（3）和氮化硅膜（4）的第一工艺，用于蚀刻膜以形成场氧化物 用于分离元件的膜（5），用于形成栅氧化膜（15）和多晶硅层（6）的第三工艺，并且使用光电存储器（7）去除一些多晶硅层（15）;第四工艺 用于使用多晶硅层作为掩模在阱（2）上形成第一扩散层（8），在多晶硅层（6）的侧壁中形成侧壁间隔物以形成第二扩散层的第五工艺 10）使用侧壁间隔物作为掩模，第六种形成具有用于防止穿孔的多级结构的层（11）的方法，以及用于蚀刻氧化硅膜（12）并使接触成形的第七工艺 （13）和用于分配电线的金属膜（14）。
-
-
公开(公告)号：KR1019950000152B1
公开(公告)日：1995-01-10
申请号：KR1019920004354
申请日：1992-03-17
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: forming a sacrifice gate region on the substrate (1) by using a silicon nitride film (7) and a silicon oxide film (2); implanting impurities thereinto to form an LDD n- region (13) and an LDD p- region (12) to form a spacer (14) on the side wall of the gate region; forming an etching a silicon oxide film (17) thereonto by using a lapping method; etching the poly-Si (11), the film (10) and the spacer (14) to form a gate frame and filling the gate frame with a poly-Si layer to form a gate with a lapping method; thereby obtaining a fully gate overlapped LDD structure.
Abstract translation: 通过使用氮化硅膜（7）和氧化硅膜（2）在基板（1）上形成牺牲栅极区域; 将杂质注入其中以形成LDD n-区域（13）和LDD p-区域（12）以在栅极区域的侧壁上形成间隔物（14）; 通过使用研磨法在其上形成氧化硅膜（17）的蚀刻; 蚀刻多晶硅（11），膜（10）和间隔物（14）以形成栅极框架，并用多晶硅层填充栅极框架，以研磨方法形成栅极; 从而获得完全栅极重叠的LDD结构。
-
-
-
-
-
-
-
-
Search Results
178
records
(took 0.019 seconds)
