-
公开(公告)号：KR1020170095453A
公开(公告)日：2017-08-23
申请号：KR1020160016412
申请日：2016-02-12
Applicant: 한국전자통신연구원
CPC classification number: H01Q9/0407 , H01Q1/50 , H01Q9/0442
Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.
Abstract translation: 本发明涉及贴片天线，并且根据本发明实施例的贴片天线包括：堆叠的多个介电层; 至少一个金属图案层，介于多层基板的中心区域外的多个介电层之间; 天线贴片，设置在所述多层基板的上表面上并位于所述中央区域中; 设置在多层基板的下表面上的接地层; 多个连接通孔图案，其通过所述多个电介质层电连接所述金属图案层和所述接地层并且围绕所述中心区域; 第一传输线部分，其设置在所述多层基板的上表面上并且位于所述中心区域的外侧;以及第二传输线部分，其设置在所述多层基板的上表面上并且位于所述中央区域中; 以及位于多层衬底的中心区域内的第二传输线部分下方的阻抗转换器。
-
公开(公告)号：KR1020170059520A
公开(公告)日：2017-05-31
申请号：KR1020150163258
申请日：2015-11-20
Applicant: 한국전자통신연구원
IPC: H01L29/43 , H01L29/778 , H01L29/45 , H01L29/772 , H01L21/02
Abstract: 본발명의실시예에따른전계효과트랜지스터는서로마주하는제1 면및 제2 면을포함하는활성층; 상기활성층의상기제1 면상에형성되고, 상기활성층의상기제1 면을노출하는제1 개구영역을포함하는캡핑층; 상기캡핑층상에형성된소스오믹전극및 드레인오믹전극; 상기활성층의상기제1 면상부에배치되고, 상기제1 개구영역내부에배치된일부를포함하는전면게이트; 상기활성층의상기제2 면상부에배치되고, 상기소스오믹전극및 상기드레인오믹전극사이의상기활성층의상기제2 면을노출하는제2 개구영역을포함하는반도체기판; 및상기활성층의상기제2 면상부에배치되고, 상기제2 개구영역내부에배치되어상기전면게이트에중첩된후면게이트를포함할수 있다.
Abstract translation: 根据本发明实施例的场效应晶体管包括：有源层，包括彼此面对的第一表面和第二表面; 覆盖层，形成在有源层的第一表面上并且包括暴露有源层的第一表面的第一开口区域; 形成在覆盖层上的源欧姆电极和漏欧姆电极; 布置在有源层的第一侧上并且包括设置在第一开口区内的部分的前栅极; 半导体衬底，所述半导体衬底设置在所述有源层的所述第二表面上并且包括暴露所述源极欧姆电极和所述漏极欧姆电极之间的所述有源层的所述第二表面的第二开口区域; 以及布置在有源层的第二侧之上并设置在第二开口区域内以与前栅极重叠的后栅极。
-
公开(公告)号：KR1020160001744A
公开(公告)日：2016-01-07
申请号：KR1020140078693
申请日：2014-06-26
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/336
CPC classification number: H01L21/28264 , H01L29/2003 , H01L29/407 , H01L29/42316 , H01L29/4236 , H01L29/452 , H01L29/51 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/66462 , H01L29/7786
Abstract: 본발명의일 실시예에따른반도체소자는, 기판, 상기기판위에형성되는활성층, 상기활성층위에형성되며제1 개구부를갖는보호층, 상기보호층위에형성되는소스전극, 구동게이트전극및 드레인전극및 상기제1 개구부위에형성되는제1 추가게이트전극을포함하며, 상기소스전극, 상기드레인전극및 상기구동게이트전극에각각인가되는전압으로인해상기활성층, 상기보호층및 상기구동게이트전극에전기장이인가되며, 상기제1 추가게이트전극은상기활성층, 상기보호층및 상기구동게이트전극중 적어도일부에인가되는전기장의크기를감쇄시킨다.
Abstract translation: 根据本发明的一个实施例的半导体器件包括：衬底; 形成在所述基板上的有源层; 形成在有源层上并具有第一开口单元的保护层; 源电极，驱动栅电极和形成在保护层上的漏电极; 以及形成在所述第一开口单元上的第一附加栅电极。 通过分别施加到源电极，漏电极和驱动栅电极的电压，向有源层，保护层和驱动栅电极施加电场。 第一附加栅电极衰减施加到有源层，保护层和驱动栅电极的至少一部分的电场的尺寸。
-
公开(公告)号：KR1020140080750A
公开(公告)日：2014-07-01
申请号：KR1020120146827
申请日：2012-12-14
Applicant: 한국전자통신연구원
IPC: G01R31/26
CPC classification number: G01R1/0466 , G01R1/0458
Abstract: According to an embodiment of the present invention, a semiconductor device testing apparatus comprises a first socket accommodating a package on which a semiconductor device to be tested is mounted; and a second socket coupled to the first socket. The first socket includes an upper part having a hole accommodating the package and a terminal pad formed at both side ends of the hole to hold input and output terminals of the package; and a lower part having a heating room, which accommodates a heater to heat the semiconductor device, and a temperature sensing part for measuring the temperature of the semiconductor device in the heating room. The second socket comprises a probe card with a pattern to receive a test signal from an external power source.
Abstract translation: 根据本发明的一个实施例，一种半导体器件测试装置包括容纳封装的第一插座，其上安装有要测试的半导体器件; 以及耦合到第一插座的第二插座。 第一插座包括具有容纳封装的孔的上部和形成在孔的两个侧端处以保持封装的输入和输出端子的端子焊盘; 以及具有加热室的下部，其容纳用于加热半导体器件的加热器，以及用于测量加热室中的半导体器件的温度的温度检测部。 第二插座包括具有从外部电源接收测试信号的模式的探针卡。
-
公开(公告)号：KR1020140080574A
公开(公告)日：2014-07-01
申请号：KR1020120144126
申请日：2012-12-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/40 , H01L29/423 , H01L29/66 , H01L29/20 , H01L21/285 , H01L21/28 , H01L29/201
CPC classification number: H01L29/66462 , H01L21/02118 , H01L21/0217 , H01L21/02178 , H01L21/0254 , H01L21/28264 , H01L21/28593 , H01L21/31111 , H01L21/31144 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/404 , H01L29/42316 , H01L29/42376 , H01L29/778 , H01L29/7786
Abstract: Provided is a field effect transistor. The transistor includes a capping layer provided on a substrate; source and drain ohmic electrodes spaced apart from each other on the capping layer; first and second insulating layers sequentially laminated on the capping layer to cover the source and drain ohmic electrodes; a Γ-shaped gate electrode including a leg part passing through the second insulating layer, the first insulating layer, and the capping layer and connected with the substrate between the source and drain ohmic electrodes and a head part extended to the second insulating layer; a first planarization layer provided on the second insulating layer to cover the Γ-shaped gate electrode; and a first electrode passing through the first planarization layer and the second and first insulating layers, and connected with the source and drain ohmic electrodes while the being extended to the first planarization layer.
Abstract translation: 提供了场效应晶体管。 晶体管包括设置在基板上的封盖层; 源极和漏极欧姆电极在封盖层上彼此间隔开; 顺序层压在覆盖层上以覆盖源极和漏极欧姆电极的第一和第二绝缘层; Γ形栅电极，包括通过第二绝缘层的脚部，第一绝缘层和覆盖层，并且与源极和漏极欧姆电极之间的衬底连接，以及延伸到第二绝缘层的头部; 设置在所述第二绝缘层上以覆盖所述Γ形栅电极的第一平坦化层; 以及穿过第一平坦化层和第二和第一绝缘层的第一电极，并且在被延伸到第一平坦化层的同时与源极和漏极欧姆电极连接。
-
Patent Agency Ranking
公开(公告)号：KR1020140010479A
公开(公告)日：2014-01-27
申请号：KR1020120075571
申请日：2012-07-11
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/778
CPC classification number: H01L21/28008 , H01L21/28587 , H01L29/42316 , H01L29/66863
Abstract: The present invention relates to a method for manufacturing a high performance field effect type compound semiconductor device in which a leakage current is decreased and breakdown voltage is improved. The method for manufacturing field effect type compound semiconductor device comprises the following steps of: stacking an active layer and an ohmic layer on a substrate and forming a first oxide layer on the ohmic layer; forming a mesa area vertically in predetermined areas of the first oxide layer, ohmic layer, and active layer; flattening the mesa area after forming a nitride layer by depositing a nitride film on the mesa area; forming an ohmic electrode on the first oxide layer; forming a macro-gate pattern having an under-cut shaped profile by forming a second oxide layer on the semiconductor substrate on which the ohmic electrode is formed, forming a micro-gate resist pattern, and performing dry-etching for three insulating layers including the first oxide layer, nitride layer, and second oxide layer; forming a gate recess area by applying a copolymer resist over the semiconductor substrate on which the micro-gate pattern is formed and forming a head pattern of a gamma gate electrode; and forming a gamma gate electrode by depositing a refractory metal on the semiconductor substrate on which the gate recess area is formed.
Abstract translation: 本发明涉及一种制造泄漏电流降低并提高击穿电压的高性能场效应型化合物半导体器件的方法。 制造场效应型化合物半导体器件的方法包括以下步骤：在衬底上堆叠有源层和欧姆层，并在欧姆层上形成第一氧化物层; 在第一氧化物层，欧姆层和有源层的预定区域中垂直形成台面区域; 通过在台面区域上沉积氮化物膜，在形成氮化物层之后使台面区域变平; 在所述第一氧化物层上形成欧姆电极; 通过在其上形成欧姆电极的半导体衬底上形成第二氧化物层，形成具有底切形状的宏栅图形，形成微栅抗蚀剂图案，并且对包括第二氧化物层的三个绝缘层进行干法蚀刻 第一氧化物层，氮化物层和第二氧化物层; 通过在其上形成微栅极图案的半导体衬底上施加共聚物抗蚀剂并形成伽马栅电极的头部图案，形成栅极凹部区域; 以及通过在其上形成有所述栅极凹部区域的所述半导体衬底上沉积难熔金属来形成γ栅电极。
-
公开(公告)号：KR1020130126840A
公开(公告)日：2013-11-21
申请号：KR1020120047360
申请日：2012-05-04
Applicant: 한국전자통신연구원
CPC classification number: H01L29/2003 , H01L24/05 , H01L24/06 , H01L24/16 , H01L29/41758 , H01L29/66431 , H01L29/66462 , H01L29/7787 , H01L2224/0401 , H01L2224/05554 , H01L2224/05568 , H01L2224/056 , H01L2224/06135 , H01L2224/131 , H01L2224/16225 , H01L2224/16227 , H01L2224/81815 , H01L2924/00014
Abstract: The present invention relates to a GaN (gallium nitride)-based compound power semiconductor device and a manufacturing method thereof. The gallium nitride-based compound power semiconductor device comprises a gallium nitride-based compound element growing on a wafer; a contact pad including a source, a drain and a gate on the gallium nitride-based compound element; a module substrate to which the gallium nitride-based compound element is bonded with a flip chip; a bonding pad formed on the module substrate; and a bump formed on the bonding pad of the module substrate to bond the contact pad and the bonding pad with the flip chip. According to the present invention, processing costs are low by forming the bump on the substrate with a front process (wafer level). According to the present invention, heat generated in an AlGaN HEMT element is quickly discharged becuase a subsource contact pad and subdrain contact pad of the substrate is formed on the substrate. According to the present invention, the heat generated in the AlGaN HEMT element is effectively discharged by forming a via hole on the substrate and filling the via hole with conductive metal.
Abstract translation: 本发明涉及一种GaN（氮化镓））复合功率半导体器件及其制造方法。 氮化镓基复合功率半导体器件包括在晶片上生长的氮化镓基化合物元素; 接触焊盘，其包括在所述氮化镓基复合元件上的源极，漏极和栅极; 所述氮化镓系复合元件与倒装芯片接合的模块基板; 形成在所述模块基板上的焊盘; 以及形成在模块基板的焊盘上的凸块，以将接触焊盘和焊盘与倒装芯片接合。 根据本发明，通过用前处理（晶片级）在基板上形成凸块来加工成本低。 根据本发明，在AlGaN HEMT元件中产生的热量由于子源接触焊盘而快速放电，并且在衬底上形成衬底的亚临界接触焊盘。 根据本发明，通过在基板上形成通孔并用导电金属填充通孔来有效地排出在AlGaN HEMT元件中产生的热量。
-
公开(公告)号：KR1020130071748A
公开(公告)日：2013-07-01
申请号：KR1020110139142
申请日：2011-12-21
Applicant: 한국전자통신연구원
IPC: H04B1/06
CPC classification number: H04B1/18 , H03F1/26 , H03F2200/294
Abstract: PURPOSE: A multi-channel beam scan receiver is provided to include a multi-channel antenna in a single substrate. CONSTITUTION: A switch (103) selects one of plurality of signals received through a multi-channel antenna. A first low-noise amplifier (105) firstly amplifies a signal selected in the switch. A band-pass filter (107) filters the firstly amplified signal. A second low-noise amplifier (109) secondly amplifies the filtered signal. A detector (111) converts the secondly amplified signal into voltage. [Reference numerals] (101) Multi-channel antenna; (103) Switch; (105) First low-noise amplifier; (107) Band-pass filter; (109) Second low-noise amplifier; (111) Detector; (115) DC amplifier
Abstract translation: 目的：提供多通道光束扫描接收器，以在单个基板中包括多通道天线。 构成：开关（103）选择通过多通道天线接收的多个信号中的一个。 第一低噪声放大器（105）首先放大在开关中选择的信号。 带通滤波器（107）对第一放大信号进行滤波。 第二低噪声放大器（109）二次放大经滤波的信号。 检测器（111）将第二放大信号转换为电压。 （附图标记）（101）多声道天线; （103）开关; （105）第一低噪声放大器; （107）带通滤波器; （109）第二低噪声放大器; （111）检测器; （115）直流放大器
-
公开(公告)号：KR101226955B1
公开(公告)日：2013-01-28
申请号：KR1020090123356
申请日：2009-12-11
Applicant: 한국전자통신연구원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66462
Abstract: 본 발명은 전계 효과 트랜지스터의 제조 방법을 개시한다. 이 방법은 기판 상에 활성 층과 캡핑 층을 형성하고, 상기 캡핑 층 상에 소스 전극과 드레인 전극을 형성한다. 이후, 기판 상에 층간 절연막을 형성하고, 소스 전극과 드레인 전극 사이의 층간 절연막 상에서 비대칭적인 깊이의 제 1 개구부와 제 2 개구부를 갖는 레지스트 층들을 형성한다. 제 1 개구부는 층간 절연막을 노출시키고, 제 2 개구부는 상기 레지스트 층들 중 최하부 레지스트 층을 노출시킨다. 다음으로, 제 1 개구부 바닥의 층간 절연막과 제 2 개구부 바닥의 최하부 레지스트 층을 동시에 제거하여 상기 제 1 개구부 내에 캡핑 층을 노출시키고, 상기 제 2 개구부 내에 층간 절연막을 노출시킨다. 그리고, 제 1 개구부의 캡핑 층을 제거하여 활성 층을 노출 시킨 후, 기판 상에 금속 층을 증착하여 제 1 개구부와 제 2 개구부 내에 게이트 전극과 전계 전극을 동시에 형성할 수 있기 때문에 생산성을 향상시킬 수 있다. 마지막으로 레지스트 층들을 제거하여 상기 레지스트 층들 상의 금속 층을 리프트 오프 시킬 수 있다.
활성, 캡핑(capping), 개구부, 절연막, 리프트 오프(lift-off)-
公开(公告)号：KR101057114B1
公开(公告)日：2011-08-16
申请号：KR1020080123093
申请日：2008-12-05
Applicant: 한국전자통신연구원
Abstract: 화합물 반도체 바이폴라 트랜지스터 및 그 형성방법이 제공된다. 상기 화합물 반도체 바이폴라 트랜지스터는 기판 상의 컬렉터층, 컬렉터층 상의, 상기 컬렉터 층의 일부를 덮는 베이스층, 베이스층 상의, 상기 베이스층의 일부를 덮는 이미터층, 베이스층 상에 접촉된 하부전극, 베이스층 상의 한 쌍의 저항 전극, 하부전극을 덮는 유전막, 및 상기 하부전극과 대향되며, 상기 유전막 상에 배치되는 상부전극을 포함한다.
캐패시터, 저항
-
-
-
-
-
-
-
-
-
Search Results
199
records
(took 0.027 seconds)
