中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

131 records (took 0.021 seconds)

    Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
    92.
    发明专利
    Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures 未知

    公开(公告)号：GB2516194A

    公开(公告)日：2015-01-14

    申请号：GB201419623

    申请日：2013-04-17

    Applicant: IBM

    Inventor： ADAM THOMAS N ,  CHENG KANGGUO ,  KHAKIFIROOZ ALI ,  REZNICEK ALEXANDER

    IPC: G06F17/30 ,  G06Q30/02 ,  G06Q40/02

    Abstract: A semiconductor device including at least two fin structures on a substrate surface and a functional gate structure present on the at least two fin structures. The functional gate structure includes at least one gate dielectric that is in direct contact with at least the sidewalls of the two fin structures, and at least one gate conductor on the at least one gate dielectric. The sidewall of the gate structure is substantially perpendicular to the upper surface of the substrate surface, wherein the plane defined by the sidewall of the gate structure and a plane defined by an upper surface of the substrate surface intersect at an angle of 90° +/- 5°. An epitaxial semiconductor material is in direct contact with the at least two fin structures.

    Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen
    93.
    发明专利
    Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen 未知

    公开(公告)号：DE112013000813T5

    公开(公告)日：2014-12-04

    申请号：DE112013000813

    申请日：2013-04-17

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  CHENG KANGGUO ,  ADAM THOMAS N ,  REZNICEK ALEXANDER

    IPC: H01L21/336 ,  H01L29/78

    Abstract: Eine Halbleitereinheit, die zumindest zwei Finnenstrukturen auf einer Substratfläche und eine funktionale Gate-Struktur beinhaltet, die sich auf den zumindest zwei Finnenstrukturen befindet. Die funktionale Gate-Struktur beinhaltet zumindest ein Gate-Dielektrikum, das zumindest mit den Seitenwänden der beiden Finnenstrukturen in direktem Kontakt steht, und zumindest einen Gate-Leiter auf dem zumindest einen Gate-Dielektrikum. Die Seitenwand der Gate-Struktur ist im Wesentlichen senkrecht zu der oberen Fläche der Substratfläche, wobei sich die Ebene, die durch die Seitenwand der Gate-Struktur definiert wird, und eine Ebene, die durch eine obere Fläche der Substratfläche definiert wird, in einem Winkel von 90° +/– 5° schneiden. Ein epitaktisches Halbleitermaterial steht mit den zumindest zwei Finnenstrukturen in direktem Kontakt.

    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur
    97.
    发明专利
    Lokale, zu einer Gate-Struktur selbstjustierte Zwischenverbindungsstruktur 未知

    公开(公告)号：DE112012001220T5

    公开(公告)日：2014-06-26

    申请号：DE112012001220

    申请日：2012-01-16

    Applicant: IBM

    Inventor： KHAKIFIROOZ ALI ,  HAENSCH WILFRIED E ,  HARAN BALASUBRAMANIAN S ,  CHENG KANGGUO ,  DORIS BRUCE B ,  KULKARNI PRANITA

    IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

    Abstract: Eine übliche Schnittmaske wird eingesetzt, um ein Gate-Muster und ein lokales Zwischenverbindungsmuster derart zu definieren, dass lokale Zwischenverbindungsstrukturen und Gate-Strukturen mit einer Überlagerungsabweichung von Null relativ zueinander gebildet werden. Eine lokale Zwischenverbindungsstruktur kann in einer ersten horizontalen Richtung von einer Gate-Struktur lateral beabstandet sein und mit einer anderen Gate-Struktur in einer zweiten horizontalen Richtung in Kontakt sein, die sich von der ersten horizontalen Richtung unterscheidet. Des Weiteren kann eine Gate-Struktur so gebildet werden, dass sie kollinear mit einer lokalen Zwischenverbindungsstruktur ist, die an die Gate-Struktur angrenzt. Die lokalen Zwischenverbindungsstrukturen und die Gate-Strukturen werden mittels eines üblichen Damascene-Prozessschritts derart gebildet, dass die Oberseiten der Gate-Strukturen und der lokalen Zwischenverbindungsstrukturen koplanar zueinander sind.

    Massiver Finfet mit einheitlicher Höhe und Bodenisolierung
    98.
    发明专利
    Massiver Finfet mit einheitlicher Höhe und Bodenisolierung 未知

    公开(公告)号：DE112012002832T5

    公开(公告)日：2014-04-10

    申请号：DE112012002832

    申请日：2012-07-03

    Applicant: IBM

    Inventor： CHENG KANGGUO ,  DORIS BRUCE B

    IPC: H01L29/732

    Abstract: Ein Finnen-Feldeffekttransistor (FinFET), ein Array von FinFETs und Verfahren zur Herstellung derselben. Die FinFETs werden auf einer isolierenden Zone bereitgestellt, welche gegebenenfalls Dotierstoffe enthalten kann. Ferner sind die FinFETs gegebenenfalls mit einem Kontaktfleck bedeckt. Die in einem Array bereitgestellten FinFETs weisen eine einheitliche Höhe auf.

    Fin anti-fuse with reduced programming voltage
    99.
    发明专利
    Fin anti-fuse with reduced programming voltage 未知

    公开(公告)号：GB2484634B

    公开(公告)日：2014-02-05

    申请号：GB201202057

    申请日：2010-08-04

    Applicant: IBM

    Inventor： BOOTH ROGER A JR ,  CHENG KANGGUO ,  KOTHANDARAMAN CHANDRASEKHARAN

    IPC: H01L23/525 ,  H01L21/82 ,  H01L23/62

    Abstract: A method forms an anti-fuse structure comprises a plurality of parallel conductive fins positioned on a substrate, each of the fins has a first end and a second end. A second electrical conductor is electrically connected to the second end of the fins. An insulator covers the first end of the fins and a first electrical conductor is positioned on the insulator. The first electrical conductor is electrically insulated from the first end of the fins by the insulator. The insulator is formed to a thickness sufficient to break down on the application of a predetermined voltage between the second electrical conductor and the first electrical conductor and thereby form an uninterrupted electrical connection between the second electrical conductor and the first electrical conductor through the fins.

Patent Agency Ranking