公开(公告)号：WO2019024351A1

公开(公告)日：2019-02-07

申请号：PCT/CN2017/113702

申请日：2017-11-30

Applicant: 郑州云海信息技术有限公司

Inventor： 王英娜

IPC: H05K1/11 ,  H05K3/34

CPC classification number: H05K1/111 ,  H05K3/3494 ,  H05K2201/09418 ,  H05K2203/043

Abstract: 一种避免贴片元件立碑的PCB板设计方法及封装方法及PCB板，属于PCB板封装技术领域，所要解决的技术问题为：解决现有技术中回流焊时铜皮一端较铜线一端锡膏融化较慢，锡膏融化较快的一端对贴片元件（8）的附着力较强且拉动贴片元件的另一端而出现立碑的问题，采用的技术方案为：在PCB板(1)上设有至少一个贴片元件安置区(2)，每个贴片元件安置区内设有焊盘(3)，焊盘每组有两个，且两个焊盘并排布置；在焊盘的周边建立焊盘限制区(4)；并将贴片元件通过回流焊焊接到PCB板上。能够有效地避免贴片元件发生立碑现象，并且能够提高设计效率，减少工程师手动操作的工作量，降低错误率。

公开(公告)号：WO2017004632A1

公开(公告)日：2017-01-12

申请号：PCT/AT2016/050215

申请日：2016-06-21

Applicant: ZKW GROUP GMBH

Inventor： EDLINGER, Erik ,  KIESLINGER, Dietmar

IPC: H05K1/02 ,  H05K1/11

CPC classification number: H05K1/0204 ,  H01L33/647 ,  H01L2224/16225 ,  H01S5/02469 ,  H05K1/0206 ,  H05K1/0272 ,  H05K1/111 ,  H05K1/113 ,  H05K1/181 ,  H05K3/107 ,  H05K3/188 ,  H05K2201/0305 ,  H05K2201/09418 ,  H05K2201/09572 ,  H05K2201/09781 ,  H05K2201/10106 ,  H05K2201/10121 ,  H05K2201/10174 ,  H05K2203/042 ,  H05K2203/045 ,  H05K2203/0455 ,  H05K2203/046 ,  H05K2203/0723 ,  H05K2203/128

Abstract: Bei einer Leiterplatte (1) umfassend eine isolierende Schicht (2) und eine auf der isolierenden Schicht (2) angeordnete und zu einer Kontaktfläche (4) für eine auf die Leiterplatte (1) zu bestückende elektronische Komponente (11) strukturierte leitende Schicht (3), weist die Leiterplatte (1) im Bereich der Kontaktfläche (4) zumindest einen, die Kontaktfläche (4) und die isolierende Schicht (2) durchsetzenden Kanal (8) auf, der mit einem wärmeleitenden Material verfüllt ist. Das Verfahren zeichnet sich durch die Schritte Bereitstellen einer isolierenden Schicht (2) und einer mit der isolierenden Schicht (2) verbundenen leitenden Schicht (3), Herstellen zumindest eines die leitende (2) und die isolierende Schicht (3) durchsetzenden Kanals (8), Auskleiden des Kanals (8) mit wärmeleitfähigem Material, Strukturieren der leitenden Schicht (3) zu einer Kontaktfläche (4) für eine zu bestückende elektronische Komponente (11), Bereitstellen eines Lotdepots (9) in zumindest minimaler Überlappung mit der Kontaktfläche (4), Aufsetzen der elektronischen Komponente (11), Aufschmelzen des Lots und Abkühlen aus.

Abstract translation: 在印刷电路板（1）包括绝缘层（2）和绝缘层（2）被布置和接触表面（4），用于在印刷电路板（1）要配备电子元件（11）的导电结构层上（3 ），所述电路板（1）的接触表面的区域（4）上的至少一个，所述接触表面（4）和（2）穿过填充有导热材料通道（8）的绝缘层。 该方法的特征在于，提供绝缘层（2）和一个具有连接到所述导电层（3），绝缘层（2）的步骤，产生（3）通过信道的导通（2）和所述绝缘层中的至少一个（8） ，用导热材料衬通道（8），所述导电层图案化（3）的接触表面（4）为一个要被组装的电子部件（11），在至少最小重叠提供焊料沉积物（9）与所述接触表面（4） ，所述电子部件（11），熔化焊料和冷却的放置。

公开(公告)号：WO2013095492A1

公开(公告)日：2013-06-27

申请号：PCT/US2011/066767

申请日：2011-12-22

Applicant: INTEL CORPORATION ,  ENRIQUEZ SHIBAYAMA, Raul ,  JOHANSSON, Jimmy A. ,  XIAO, Kai

Inventor： ENRIQUEZ SHIBAYAMA, Raul ,  JOHANSSON, Jimmy A. ,  XIAO, Kai

IPC: H01L21/60 ,  H01L23/488

CPC classification number: H01L24/06 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/13 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2223/6638 ,  H01L2224/0401 ,  H01L2224/12105 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/16225 ,  H01L2224/17515 ,  H01L2224/81815 ,  H01L2924/01322 ,  H01L2924/15311 ,  H05K1/0228 ,  H05K1/0245 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/09418 ,  H05K2201/10189 ,  H05K2201/10734 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/01083 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/00

Abstract: The present description relates to the field of fabricating microelectronic devices, wherein a microelectronic device may have a hexagonal confirmation for signal nodes and ground nodes which utilizes the cross-talk reduction by cancellation property of geometrically symmetry and orthogonality to reduce signal node to ground node ratio for increasing signaling density.

Abstract translation: 本发明涉及制造微电子器件的领域，其中微电子器件可以具有用于信号节点和接地节点的六边形确认，其通过几何对称和正交性的抵消特性利用串扰降低来减少信号节点与接地节点的比率 用于增加信号密度。

公开(公告)号：WO2010099245A1

公开(公告)日：2010-09-02

申请号：PCT/US2010/025290

申请日：2010-02-24

Applicant: QUALCOMM INCORPORATED ,  BLAIR, James, L. ,  WAITE, David, W. ,  LOHIYA, Ashish ,  NARRA, Saritha ,  SMITH, Jeffrey, T. ,  SAMMULI, Arvid, G.

Inventor： BLAIR, James, L. ,  WAITE, David, W. ,  LOHIYA, Ashish ,  NARRA, Saritha ,  SMITH, Jeffrey, T. ,  SAMMULI, Arvid, G.

IPC: H05K3/36 ,  G01R1/073 ,  G01R31/28 ,  H05K7/10 ,  H05K1/11 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K1/112 ,  G01R1/07378 ,  G01R31/2889 ,  H05K1/0219 ,  H05K2201/0314 ,  H05K2201/09309 ,  H05K2201/09418 ,  H05K2201/09609 ,  H05K2201/10378 ,  H05K2201/10719 ,  H05K2203/167

Abstract: Space transformer connectors for coupling printed circuit boards and/or other electrical connections are disclosed. A scalar design of a multilayer space transformer connector allows for a variety of pad-array field connections. A conductive elastomer interface provides for repeated and consistent coupling and decoupling of the space transformer connector.

Abstract translation: 公开了用于耦合印刷电路板和/或其它电连接的空间变压器连接器。 多层空间变压器连接器的标量设计允许各种焊盘阵列现场连接。 导电弹性体接口提供空间变压器连接器的重复和一致的耦合和去耦。

公开(公告)号：WO2008097714A1

公开(公告)日：2008-08-14

申请号：PCT/US2008/051780

申请日：2008-01-23

Applicant: FREESCALE SEMICONDUCTOR INC. ,  PHAM, Tim, V. ,  UEHLING, Trent, S.

Inventor： PHAM, Tim, V. ,  UEHLING, Trent, S.

IPC: H01L21/60 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L23/49838 ,  H01L24/16 ,  H01L2224/0401 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H05K3/3436 ,  H05K2201/09418 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A semiconductor device is provided which comprises a substrate (501) having a plurality of bond pads (503) disposed thereon. Each bond pad has a major axis and a minor axis in a direction parallel to the substrate, and the ratio of the major axis to the minor axis increases with the distance of a bond pad from the center of the substrate.

Abstract translation: 提供一种半导体器件，其包括具有设置在其上的多个接合焊盘（503）的衬底（501）。 每个接合焊盘在平行于基板的方向上具有长轴和短轴，并且长轴与短轴的比率随着焊盘与基板中心的距离而增加。

公开(公告)号：WO2004102661A1

公开(公告)日：2004-11-25

申请号：PCT/FI2004/000297

申请日：2004-05-17

Applicant: NOKIA CORPORATION ,  HUSSA, Esa

Inventor： HUSSA, Esa

IPC: H01L23/498

CPC classification number: H01L24/10 ,  H01L23/49838 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2224/81801 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/09418 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2224/0401

Abstract: An interconnection pattern design, which has an improved reliability under mechanical shock and thermal cycling loads. A semiconductor component comprises a plurality of interconnections aligned into rows and columns to form an interconnection pattern, wherein the interconnections are aligned such that the pattern has substantially rounded or chamfered corners. The present invention provides an improved interconnection life and reliability of ball grid array packages and it is easily implemented.

Abstract translation: 互连图案设计，在机械冲击和热循环负载下具有改进的可靠性。 半导体部件包括被排列成行和列以形成互连图案的多个互连，其中互连对准使得图案具有基本上圆形或倒角的角。 本发明提供了改进的球栅阵列封装的互连寿命和可靠性，并且易于实现。

公开(公告)号：WO99053735A1

公开(公告)日：1999-10-21

申请号：PCT/JP1999/001831

申请日：1999-04-06

IPC: G02F1/13 ,  H05K1/02 ,  H05K1/11 ,  H05K3/32 ,  H05K3/36 ,  H05K1/14

CPC classification number: G02F1/13452 ,  H05K1/0271 ,  H05K1/117 ,  H05K3/323 ,  H05K3/361 ,  H05K3/365 ,  H05K2201/09418 ,  H05K2201/09672 ,  H05K2201/09781 ,  H05K2201/10681

Abstract: A pressure-bonded substrate bonded to an object with pressure, having a surface-side terminal electrically connected to a terminal on a counterpart terminal and a back-side terminal formed on the back obliquely with respect to the surface-side terminal. A uniform pressure is applied to the substrate-side terminal in pressure bonding, and consequently a pressure-bonded structure having a high connection reliability is stably produced.

Abstract translation: 压接基板，与被加工物接合，具有表面侧端子与配线端子的端子电连接，背面端子相对于表面侧端子倾斜地形成在背面。 在压接时对基板侧端子施加均匀的压力，因此稳定地产生具有高连接可靠性的压接结构。

公开(公告)号：WO9015478A3

公开(公告)日：1991-03-21

申请号：PCT/US9002757

申请日：1990-05-18

Applicant: TROVE TECHNOLOGY INC

Inventor： BERHOLD G MARK

IPC: H05K1/02 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H01R12/04 ,  H05K1/14 ,  H05K1/18 ,  H05K3/34 ,  H05K7/02 ,  H03D

CPC classification number: H05K1/189 ,  H05K1/144 ,  H05K3/3447 ,  H05K7/023 ,  H05K2201/046 ,  H05K2201/09018 ,  H05K2201/09418 ,  H05K2201/10515

Abstract: A plurality of plate-like circuit component carrier packages (71) are stacked adjacent one to another with the flat faces (72, 74) thereof in contact to form a carrier package assembly (40). Each carrier package houses one or more electrical circuit component (110) coupled to electrical contacts (84, 86) on the flat faces and electrical contacts (98) or upstanding pins (424, 436) on the sides. These cooperate with those of adjacent carrier packages to electrically interconnect with the circuit components therein. A flexible, printed circuit board (50) having an array of contact sites (52) selectively interconnected by printed routing traces (54) is wrapped around the carrier package assembly. The ends of the carrier package assembly are fitted with supporting and electrically interconnecting connector blocks (22, 16). Plural carrier package assemblies are interconnectable directly, by nesting, or through intermediate connecting structures.

公开(公告)号：EP2479690B1

公开(公告)日：2017-11-01

申请号：EP12154766.5

申请日：2005-09-22

Applicant: Digi International Inc. Delaware Corporation

Inventor： Rogers, Norman L. ,  Hoffman, John W. ,  Feng, Jun ,  Krauter, Charles

IPC: G06F17/50 ,  H05K1/02 ,  H05K1/11 ,  H05K3/00

CPC classification number: G06F17/5068 ,  H05K1/0206 ,  H05K1/029 ,  H05K1/0295 ,  H05K1/111 ,  H05K1/114 ,  H05K3/0005 ,  H05K3/0064 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09418 ,  H05K2201/09454 ,  H05K2201/09663 ,  H05K2201/09954 ,  H05K2201/10022 ,  H05K2201/10166 ,  H05K2201/10636 ,  H05K2203/173 ,  Y02P70/611 ,  Y10T29/49117 ,  Y10T29/49124

Abstract: A method and apparatus for configurable circuitry have been disclosed.

公开(公告)号：EP2479690A2

公开(公告)日：2012-07-25

申请号：EP12154766.5

申请日：2005-09-22

Applicant: Digi International Inc. Delaware Corporation

Inventor： Rogers, Norman L. ,  Hoffman, John W. ,  Feng, Jun ,  Krauter, Charles

IPC: G06F17/50 ,  H05K1/02 ,  H05K1/11

CPC classification number: G06F17/5068 ,  H05K1/0206 ,  H05K1/029 ,  H05K1/0295 ,  H05K1/111 ,  H05K1/114 ,  H05K3/0005 ,  H05K3/0064 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09418 ,  H05K2201/09454 ,  H05K2201/09663 ,  H05K2201/09954 ,  H05K2201/10022 ,  H05K2201/10166 ,  H05K2201/10636 ,  H05K2203/173 ,  Y02P70/611 ,  Y10T29/49117 ,  Y10T29/49124

Abstract: A method and apparatus for configurable circuitry have been disclosed.

Abstract translation: 一种用于配置电路的方法和装置已经游离缺失盘。