公开(公告)号：KR101085450B1

公开(公告)日：2011-11-21

申请号：KR1020050011136

申请日：2005-02-07

Applicant: 삼성전자주식회사

Inventor： 이제훈 ,  정창오 ,  석준형 ,  김진관 ,  배양호 ,  조범석

IPC: G02F1/136

CPC classification number: H01L29/458 ,  H01L27/124 ,  H01L27/3276 ,  H01L29/4908 ,  H01L51/0021

Abstract: 본발명은 박막트랜지스터 기판과 그 제조방법에 관한 것이다. 본발명에 따른 박막트랜지스터 기판은 알루미늄층과, 상기 알루미늄층 상에 위치하며 상기 알루미늄층 두께의 10 내지 40%의 두께를 가지는 상부 몰리브덴층을 포함하는 것을 특징으로 한다. 이에 의하여 알루미늄 배선에서 발생하는 힐록을 감소시킬 수 있다.

公开(公告)号：KR100980008B1

公开(公告)日：2010-09-03

申请号：KR1020020000097

申请日：2002-01-02

Applicant: 삼성전자주식회사

Inventor： 조범석 ,  정창오

IPC: G02F1/136

CPC classification number: G02F1/136227 ,  G02F1/136213 ,  G02F2001/13629

Abstract: 절연 기판 위에 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있으며, 게이트 절연막 위에 반도체 패턴이 형성되어 있다. 반도체 패턴과 게이트 절연막 위에는 소스 전극 및 드레인 전극과 데이터선을 포함하는 데이터 배선이 형성되어 있고, 데이터 배선 위에는 보호막이 형성되어 있다. 보호막 위에는 접촉 구멍을 통하여 드레인 전극과 연결되는 있는 화소 전극이 형성되어 있다. 이 때, 게이트 배선 및 데이터 배선은 접착층, Ag층 및 보호층의 3중층으로 이루어져 있으며, 접착층은 Cr, Cr 합금, Ti, Ti 합금, Mo, Mo 합금, Ta, Ta 합금 중의 어느 하나로 이루어져 있고, Ag층은 Ag 또는 Ag 합금으로 이루어져 있으며, 보호층은 IZO, Mo, Mo 합금, Cr, Cr 합금 중의 어느 하나로 이루어져 있다.
박막트랜지스터기판, 저항, 접착성, Ag, 내화학성

公开(公告)号：KR100947525B1

公开(公告)日：2010-03-12

申请号：KR1020030015522

申请日：2003-03-12

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  조범석 ,  최희환

IPC: G02F1/136

CPC classification number: H01L29/78669 ,  G02F1/136286 ,  G02F2001/136295 ,  H01L27/12 ,  H01L27/124 ,  H01L29/456 ,  H01L29/4908

Abstract: 오믹 콘택 특성이 양호한 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법이 개시되어 있다. 상기 박막 트랜지스터 기판은 실리콘을 함유하는 절연막 패턴상에 형성된 Ni-실리사이드층 및 Ni-실리사이드층상에 형성된 금속층을 포함하여 이루어진다. 상기 Ni-실리사이드층 및 금속층의 이중층은 Ni을 약 10∼500Å 두께 범위로 도포하고 그 상부에 Cr, Mo, MoW, Ta, Ti 등과 같은 금속 물질을 도포한 후 약 200∼350℃ 온도에서 열처리 공정을 수행하는 것에 의해 형성된다. 형성된 Ni-실리사이드층은 면저항이 낮아서 소자의 오믹 콘택 특성을 크게 향상시켜 준다. 이러한 Ni-실리사이드층은 박막 트랜지스터 기판의 다양한 배선으로서 적용될 수 있다.

Abstract translation: 公开了一种具有良好的欧姆接触特性的液晶显示装置的薄膜晶体管基板及其制造方法。 薄膜晶体管基板包括在包含硅的绝缘膜图案上形成的Ni硅化物层和在Ni硅化物层上形成的金属层。 通过施加厚度约为10-500埃的Ni，将金属材料例如Cr，Mo，MoW，Ta，Ti等施加到Ni-硅化物层和金属层的双层上， 。“ 所形成的Ni-硅化物层具有低的薄层电阻，这极大地改善了器件的欧姆接触特性。 该Ni硅化物层可以用作薄膜晶体管基板的各种布线。

公开(公告)号：KR1020090024500A

公开(公告)日：2009-03-09

申请号：KR1020070089554

申请日：2007-09-04

Applicant: 삼성전자주식회사

Inventor： 김경섭 ,  남상운 ,  정창오 ,  오원식 ,  최성락 ,  정수임 ,  어재호

IPC: H01L29/786

CPC classification number: H01L27/124 ,  H01L29/458 ,  H01L29/4908 ,  H01L27/1214 ,  G02F1/136286

Abstract: A wiring structure and thin film transistor using the same are provided to form the copper oxide film by using the same process as the copper layer and to simplify the process and cut down the cost. The wiring layer(2) is formed on the substrate. The wiring layer comprises the copper oxide film(2a) formed on the substrate and the copper layer(2b) formed in upper part of the copper oxide film. The thickness of the copper oxide film is10 Å or 1000 Å. The thickness of the copper layer is 300 Å or 20000Å. The alloy element comprises at least one of silver, nickel, magnesium, zirconium and nitrogen. The substrate is formed with a glass.

Abstract translation: 提供一种使用其的布线结构和薄膜晶体管，以通过与铜层相同的工艺形成氧化铜膜并简化工艺并降低成本。 布线层（2）形成在基板上。 布线层包括在基板上形成的氧化铜膜（2a）和形成在氧化铜膜的上部的铜层（2b）。 氧化铜膜的厚度为10埃或1000埃。 铜层的厚度为300埃或20000埃。 合金元素包括银，镍，镁，锆和氮中的至少一种。 基板由玻璃形成。

公开(公告)号：KR100870008B1

公开(公告)日：2008-11-21

申请号：KR1020020039748

申请日：2002-07-09

Applicant: 삼성전자주식회사

Inventor： 정창오 ,  박홍식 ,  조범석

IPC: G02F1/136

Abstract: 본 발명은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층, 게이트 절연층 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 소스 전극, 소스 전극과 대향되며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되어 있으며, 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 게이트 배선 및 데이터 배선 중의 적어도 하나는 접합층 및 구리층의 이중층으로 형성되어 있다.
박막트랜지스터기판, 구리, 배선

公开(公告)号：KR100848100B1

公开(公告)日：2008-07-24

申请号：KR1020020028224

申请日：2002-05-21

Applicant: 삼성전자주식회사

Inventor： 정창오

IPC: G02F1/136

Abstract: 본 발명은 도금법을 이용하여 박막 트랜지스터 기판 및 그의 제조방법에 관한 것으로, 본 발명에 따른 박막 트랜지스터는 절연 기판과, 절연 기판 위에 게이트선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선과, 기판 위에 형성되어 있는 게이트 절연층, 게이트 전극과 대응되는 게이트 절연층 위에 형성되어 있는 반도체층과, 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층과, 게이트 절연층 위에 게이트선과 수직하게 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되도록 형성되어 있는 드레인 전극, 드레인 전극과 대향되며 저항성 접촉층 위에 형성되어 있는 소스 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선과, 데이터 배선 위에 형성되어 있으며 제1 내지 제3 접촉구를 포함하는 보호층과, 보호층 위에 형성되어 있으며 제1 접촉구를 통해 드레인 전극과 연결되는 화소 전극과, 제2 접촉구를 통해 게이트 패드와 연결되는 보조 게이트 패드 및 제3 접촉구를 통해 데이터 패드와 연결되는 보조 데이터 패드를 포함하고, 게이트 배선 및 상기 데이터 배선 중 적어도 일부는 씨드층 및 도금층의 이중층으로 이루어진다.
박막 트랜지스터 기판, 도금, 구리, 배선

公开(公告)号：KR1020080048195A

公开(公告)日：2008-06-02

申请号：KR1020060118233

申请日：2006-11-28

Applicant: 삼성전자주식회사 ,  국민대학교산학협력단

Inventor： 배양호 ,  정창오 ,  김병범 ,  이재갑 ,  권태욱

IPC: G03F1/76 ,  G03F1/48

CPC classification number: H01L51/0021 ,  G03F7/0755 ,  G03F7/165 ,  H01L51/0023

Abstract: A method for forming a conductive polymer pattern is provided to improve the adhesive strength to an oxide layer and to enhance the precision of patterning. A method for forming a conductive polymer pattern comprises the steps of forming a self-assembly monolayer(30) on a substrate(10); patterning the self-assembly monolayer; forming a catalyst layer(60) on the self-assembly monolayer; and forming a conductive polymer layer on the self-assembly monolayer. Preferably an insulation layer(20) is formed between the substrate and the self-assembly monolayer. Preferably the conductive polymer layer is made of a polythiophene-based material or a polyaniline-based material.

Abstract translation: 提供形成导电聚合物图案的方法以改善对氧化物层的粘合强度并提高图案化的精度。 形成导电聚合物图案的方法包括以下步骤：在基底（10）上形成自组装单层（30）; 图案化自组装单层; 在所述自组装单层上形成催化剂层（60）; 并在自组装单层上形成导电聚合物层。 优选地，在衬底和自组装单层之间形成绝缘层（20）。 优选地，导电聚合物层由基于聚噻吩的材料或基于聚苯胺的材料制成。

公开(公告)号：KR100831233B1

公开(公告)日：2008-05-22

申请号：KR1020020016300

申请日：2002-03-26

Applicant: 삼성전자주식회사

Inventor： 송근규 ,  정창오 ,  조범석 ,  노남석

IPC: G02F1/13

Abstract: 본 발명은 액정표시장치용 반도체 소자의 세정방법에 관한 것으로, 보다 상세하게는 액정표시장치의 제조공정에서 ITO 증착막 또는 Ag 반사막을 여러 가지 조건으로 세정한 후에 막위의 접촉각 측정을 통해 중소형 반사막의 변색을 방지할 수 있으며 배향막(PI)의 인쇄성을 향상시킬 수 있는 반도체 소자의 세정방법에 관한 것이다.
세정, 인쇄성, 접촉각, 테트라메틸암모늄하이드록사이드(TMAH), 유기세정, DI 세정

公开(公告)号：KR1020080037296A

公开(公告)日：2008-04-30

申请号：KR1020060104176

申请日：2006-10-25

Applicant: 삼성전자주식회사

Inventor： 김도현 ,  이제훈 ,  정창오

IPC: H01L29/786

CPC classification number: H01L29/4908 ,  H01L27/124 ,  H01L29/458 ,  H01L27/1214

Abstract: A thin film transistor substrate and a method for manufacturing the same are provided to prevent an active layer from being exposed to an outside of a source/drain metal pattern by forming source/drain metal pattern and an active pattern using one mask. A thin film transistor substrate comprises a substrate(1), a gate line, a gate electrode(31), an active layer(33), an ohmic contact layer(38), and a data line. The gate line and the gate electrode are formed on the substrate by a metal attaching layer and a copper alloy layer. The active layer and the ohmic contact layer are formed on the gate electrode and there is a gate insulation layer between the active layer and the ohmic contact layer. The data line is connected to source/drain electrodes and the source electrode, which are formed on the ohmic contact layer.

Abstract translation: 提供薄膜晶体管基板及其制造方法，以通过使用一个掩模形成源极/漏极金属图案和活性图案来防止有源层暴露于源极/漏极金属图案的外部。 薄膜晶体管衬底包括衬底（1），栅极线，栅电极（31），有源层（33），欧姆接触层（38）和数据线。 栅极线和栅电极通过金属附着层和铜合金层形成在基板上。 有源层和欧姆接触层形成在栅电极上，并且在有源层和欧姆接触层之间存在栅极绝缘层。 数据线连接到形成在欧姆接触层上的源极/漏极和源电极。

公开(公告)号：KR1020080035230A

公开(公告)日：2008-04-23

申请号：KR1020060101621

申请日：2006-10-19

Applicant: 삼성전자주식회사

Inventor： 김도현 ,  이제훈 ,  이은국 ,  정창오

IPC: G02F1/136 ,  H01L29/786

CPC classification number: G02F1/136286 ,  H01L27/1214 ,  H01L27/1288

Abstract: An array substrate manufacturing method is provided to prevent a patterned active layer from being more protruded than a patterned source metal layer or minimize the protruded part, thereby improving display quality and reliability of manufacturing processes. An active layer(130a,130b) and a source metal layer are sequentially laminated on a base substrate(110) where a gate pattern including a gate line and a gate electrode of a switching device is formed. By etching the source metal layer by using a first photoresist pattern(152), a source pattern including a source line and a switching pattern(142) is formed. The switching pattern is connected with the source line and overlapped with the gate electrode. By removing the first photoresist pattern, a second photoresist pattern(154) having a girth consistent with an edge of the source pattern is formed. By using the second photoresist pattern and the source pattern, the active layer is patterned. By removing the switching pattern of a channel area, source and drain electrodes of the switching device are formed. The drain electrode is spaced from the source electrode. After that, a pixel electrode electrically connected with the switching device is formed.

Abstract translation: 提供阵列基板制造方法，以防止图案化的有源层比图案化的源极金属层更突出或使突出部分最小化，从而提高制造工艺的显示质量和可靠性。 有源层（130a，130b）和源极金属层依次层压在形成有开关器件的栅极线和栅电极的栅极图案的基底（110）上。 通过使用第一光致抗蚀剂图案（152）蚀刻源极金属层，形成包括源极线和开关图案（142）的源极图案。 开关模式与源极线连接并与栅电极重叠。 通过去除第一光致抗蚀剂图案，形成具有与源图案的边缘一致的周长的第二光致抗蚀剂图案（154）。 通过使用第二光致抗蚀剂图案和源图案，有源层被图案化。 通过去除沟道区的切换图案，形成开关器件的源极和漏极。 漏电极与源电极间隔开。 之后，形成与开关装置电连接的像素电极。