公开(公告)号：DE102015111038B4

公开(公告)日：2021-05-06

申请号：DE102015111038

申请日：2015-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WITSCHNIG HARALD ,  PACHLER WALTHER ,  BEER GOTTFRIED ,  SCHILLING JÜRGEN ,  HÖLZL JÜRGEN

IPC: H01Q7/06 ,  H01L23/538 ,  H01Q23/00

Abstract: Ferritantenne, die Folgendes umfasst:einen Ferritkern, der eine erste Hauptfläche, eine der ersten Hauptfläche entgegengesetzte zweite Hauptfläche und Seitenflächen umfasst, die die erste und die zweite Hauptfläche verbinden;eine erste Vielzahl von Leiterdrähten, die an der ersten Hauptfläche des Ferritkerns angeordnet ist;eine zweite Vielzahl von Leiterdrähten, die an der zweiten Hauptfläche des Ferritkerns angeordnet ist;ein erstes Verbindungsbauteil, das an einer ersten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an einer zweiten Seitenfläche gegenüber der ersten Seitenfläche, wobei das erste Verbindungsbauteil eine erste Vielzahl von Verbindungsdrähten umfasst; undein zweites Verbindungsbauteil, das an der zweiten Seitenfläche des Ferritkerns angeordnet ist, aber nicht an der ersten Seitenfläche, wobei das zweite Verbindungsbauteil eine zweite Vielzahl von Verbindungsdrähten umfasst;worin die erste und die zweite Vielzahl von Leiterdrähten und die erste und zweite Vielzahl von Verbindungsdrähten so miteinander verbunden sind, dass sie eine Antennenspule bilden, worin der Ferritkern im Innenraum der Antennenspule angeordnet ist.

公开(公告)号：DE102015122294B4

公开(公告)日：2021-04-22

申请号：DE102015122294

申请日：2015-12-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  THEUSS HORST ,  BEER GOTTFRIED

IPC: H01L23/28 ,  H01L21/283 ,  H01L21/56 ,  H01L21/60 ,  H01L23/48 ,  H01L25/04

Abstract: Packung (1200), die Folgendes aufweist:• einen isolierten Chip (100) aufweisend einen Halbleiterchip (102), der mindestens ein Chippad (106) aufweist und eine elektrisch isolierende Schicht (104), die mindestens einen Teil des Halbleiterchips (102) umgibt;• ein Kapselungsmittel (1000), das mindestens einen Teil des isolierten Chips (100) kapselt;wobei das Kapselungsmittel (1000) einen Montagesockel (1002), auf den ein Boden des isolierten Chips (100) montiert ist, aufweist, und eine Abdeckung (1004), die eine Oberseite des isolierten Chips (100) bedeckt, aufweist;wobei die Abdeckung (1004) eine seitlich umgebende Struktur (2100) aufweist, die einen Hohlraum, in den der isolierte Chip (100) eingebettet ist, begrenzt;wobei die Abdeckung (1004) mindestens eine obere Schicht (2500, 2502) aufweist, die eine obere Oberfläche des isolierten Chips (100) bedeckt;wobei die mindestens eine obere Schicht (2500, 2502) zusätzlich eine obere Oberfläche der seitlich umgebenden Struktur (2100) bedeckt;wobei die mindestens eine obere Schicht (2500, 2502) eine untere elektrisch isolierende obere Schicht (2500) aufweist, die die obere Oberfläche des isolierten Chips (100) direkt bedeckt.

公开(公告)号：DE102013217801B4

公开(公告)日：2019-07-18

申请号：DE102013217801

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L25/07

Abstract: Halbleiteranordnung umfassend:eine obere Kontaktplatte (41) und eine untere Kontaktplatte (42);eine Anzahl von Chipbaugruppen (2), von denen eine jede aufweist:- einen Halbleiterchip (1) mit einem Halbleiterkörper (10), wobei der Halbleiterkörper (10) eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist;- eine auf der Oberseite angeordnete obere Hauptelektrode (11);- eine auf der Unterseite angeordnete untere Hauptelektrode (12);- eine an der Oberseite angeordnete Steuerelektrode (13), mittels der ein elektrischer Strom zwischen der oberen Hauptelektrode (11) und der unteren Hauptelektrode (12) gesteuert werden kann; und- ein elektrisch leitendes oberes Ausgleichsplättchen (21), das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mittels einer oberen Verbindungsschicht (31) mit der oberen Hauptelektrode (11) stoffschlüssig und elektrisch leitend verbunden ist;eine dielektrische Einbettmasse (4), durch die die Chipbaugruppen (2) zu einem festen Verbund (6) stoffschlüssig miteinander verbunden sind, wobei bei einer jeden der Chipbaugruppen (2) die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) der betreffenden Chipbaugruppe (2) nicht oder zumindest nicht vollständig von der Einbettmasse (4) bedeckt sind;eine Steuerelektrodenverschaltungsstruktur (70), die auf dem festen Verbund (6) angeordnet ist und die die Steuerelektroden (13) der Chipbaugruppen (2) elektrisch leitend miteinander verbindet;wobeieine jede der Chipbaugruppen (2) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist, dass bei dieser Chipbaugruppe (2) die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) die obere Kontaktplatte (41) elektrisch kontaktiert.

公开(公告)号：DE102016107031B4

公开(公告)日：2019-06-13

申请号：DE102016107031

申请日：2016-04-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  THEUSS HORST ,  BEER GOTTFRIED

IPC: H01L21/50 ,  H01L23/31 ,  H01L23/48

Abstract: Packung (100), umfassend:• einen Chipträger (102), hergestellt aus einem ersten Material;• einen Körper (104), hergestellt aus einem zweiten Material, das sich vom ersten Material unterscheidet und auf dem Chipträger (102) angeordnet ist, um eine Kavität (106) zu bilden;• einen Halbleiterchip (108), der mindestens teilweise in der Kavität (106) angeordnet ist;• ein Laminat (110), das mindestens eines von mindestens einem Teil des Chipträgers (102), mindestens einem Teil des Körpers (104) und mindestens einem Teil des Halbleiterchips (108) einkapselt;• eine seitliche Umgebungsstruktur (116), die den Chipträger (102) mit Körper (104) und Halbleiterchip (108) seitlich umgibt und mindestens • teilweise durch das Laminat (110) eingekapselt ist.

公开(公告)号：DE102009044961B4

公开(公告)日：2019-05-09

申请号：DE102009044961

申请日：2009-09-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM DR ,  BEER GOTTFRIED ,  KOERNER HEINRICH ,  POHL JENS

IPC: H01L23/528 ,  H01L21/768 ,  H01L23/66

Abstract: Integrierter Halbleiterschaltungschip, aufweisend:• ein Substrat (10) mit einer oberen Oberfläche und einer der oberen Oberfläche gegenüberliegenden unteren Oberfläche;• eine auf einem ersten Teil eines Substrats (10) angeordnete erste Halbleiterkomponente (1), wobei die erste Halbleiterkomponente (1) eine an einer oberen Oberfläche des Substrats (10) angeordnete aktive Schaltungsanordnung aufweist; und• eine an der unteren Oberfläche des Substrats (10) angeordnete Umverdrahtungsschicht, wobei die Umverdrahtungsschicht erste Umverdrahtungsleitungen (52) und dritte Umverdrahtungsleitungen (52) aufweist, die dafür ausgelegt sind, zu oder von der ersten Halbleiterkomponente übertragene elektromagnetische Strahlung zu blockieren, wobei die ersten Umverdrahtungsleitungen (52) in mehreren Reihen und parallel zueinander unter der ersten Halbleiterkomponente (1) angeordnet sind, wobei die dritten Umverdrahtungsleitungen (52) unter der ersten Halbleiterkomponente (1) und senkrecht zu den ersten Umverdrahtungsleitungen (52) angeordnet sind, wobei die dritten Umverdrahtungsleitungen (52) parallel zueinander ausgerichtet sind, wobei die ersten Umverdrahtungsleitungen (52) und die dritten Umverdrahtungsleitungen (52) eine Struktur bilden, wobei die Struktur Öffnungen aufweist, und wobei mindestens einige der Öffnungen ein Pad (53) aufweisen.

公开(公告)号：DE102014113498B4

公开(公告)日：2019-03-28

申请号：DE102014113498

申请日：2014-09-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEER GOTTFRIED ,  FURTNER WOLFGANG

IPC: G01R19/00 ,  B81B7/02 ,  G01R1/20 ,  H01L23/482 ,  H01L23/522

Abstract: Elektronische Vorrichtung (10) zum Abtasten einer Stromstärke, die Folgendes umfasst:einen Halbleiterchip (1), der eine Hauptfläche und zwei Kontaktstellen (1A.1), die auf der Hauptfläche angeordnet sind, umfasst;eine elektronische Schaltung (2), die in den Halbleiterchip (1) integriert und mit den zwei Kontaktstellen (1A.1) verbunden ist;eine Umverteilungsmetallisierungsschicht (3), die über der Hauptfläche des Halbleiterchips (1) angeordnet ist;einen Strompfad (3A), der in der Umverteilungsmetallisierungsschicht (3) ausgebildet ist, wobei der Strompfad einen Nebenschlusswiderstand aufweist, der an zwei widerstandsdefinierenden Endpunkten über die zwei Kontaktstellen (1A.1) mit der elektronischen Schaltung (2) elektrisch leitend verbunden ist, um eine Stromstärke abzutasten, die durch den Strompfad fließt; und mindestens zwei externe Kontaktelemente (4), die mit der Umverteilungsmetallisierungsschicht (3) verbunden sind, um einen Strom, der abgetastet werden soll, in den Strompfad einzuspeisen und wieder auszuleiten, wobei der Strompfad (3A) die mindestens zwei externen Kontaktelemente (4) miteinander verbindet, wobeidie zwei Kontaktstellen (1A.1) seitlich versetzt von dem Strompfad (3A) oder den externen Kontaktelementen (4) angeordnet sind.

公开(公告)号：DE102011053926B4

公开(公告)日：2018-07-12

申请号：DE102011053926

申请日：2011-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JÖRN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/3205

Abstract: Verfahren zum Ausbilden einer Halbleiter-Struktur, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Werkstücks (210), das eine Öffnung (310') mit Seitenwandoberflächen (310S) und einer unteren Oberfläche (310B) aufweist;Ausbilden einer Sperrschicht (410) über dem Werkstück (210);Ausbilden einer Keimschicht (420) über der Sperrschicht (410);Ausbilden einer Hemmschicht (430) über der Keimschicht (420) derart, dass die Hemmschicht (430) die Seitenwandoberflächen (310S) und die untere Oberfläche (310B) der Öffnung (310') bedeckt;Entfernen eines Abschnitts der Hemmschicht (430) von den Seitenwandoberflächen (310S) und der unteren Oberfläche (310B) der Öffnung (310'), um einen Abschnitt der Keimschicht (420) freizulegen; undselektives Ablagern einer Füllschicht (510) auf der freiliegenden Keimschicht (420),wobei das Entfernen des Abschnitts der Hemmschicht (430) Laser-Ablation umfasst.

公开(公告)号：DE102008045735B4

公开(公告)日：2017-11-09

申请号：DE102008045735

申请日：2008-09-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRUNNBAUER MARKUS ,  SEZI RECAI ,  MEYER THORSTEN ,  BEER GOTTFRIED

IPC: H01L25/04 ,  H01L21/58

Abstract: Bauelement (500), umfassend: – einen ersten Halbleiterchip (1) mit einem Array aus ersten Verbindungselementen (5) auf einer ersten Oberfläche (3) des ersten Halbleiterchips (1); und – einen zweiten Halbleiterchip (2) mit einem Array aus zweiten Verbindungselementen (8) auf einer ersten Oberfläche (6) des zweiten Halbleiterchips (2), wobei – die erste Oberfläche (6) des zweiten Halbleiterchips (2) der ersten Oberfläche (3) des ersten Halbleiterchips (1) zugewandt ist, – die ersten Verbindungselemente (5) an den zweiten Verbindungselementen (8) angebracht sind, – der zweite Halbleiterchip (2) eine Dicke von unter 100 μm aufweist, – der erste Halbleiterchip (1) seitlich über den zweiten Halbleiterchip (2) hinausragt und eines der ersten Verbindungselemente (26) des ersten Halbleiterchips (1) nicht von dem zweiten Halbleiterchip (2) bedeckt ist, – der zweite Halbleiterchip (2) eine zweite Oberfläche (7), die der ersten Oberfläche (6) des zweiten Halbleiterchips (2) gegenüberliegt, und eine seitliche Oberfläche, die die seitliche Ausdehnung des zweiten Halbleiterchips (2) begrenzt, aufweist, und – eine Verdrahtungsschicht (23) von dem ersten Verbindungselement (26) des ersten Halbleiterchips (1), das nicht von dem zweiten Halbleiterchip (2) bedeckt ist, über die seitliche Oberfläche des zweiten Halbleiterchips (2) zu einer Lötabscheidung (25), die auf der zweiten Oberfläche (7) des zweiten Halbleiterchips (2) platziert ist, verläuft.

公开(公告)号：DE102015122294A1

公开(公告)日：2017-04-06

申请号：DE102015122294

申请日：2015-12-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HÖGERL JÜRGEN ,  THEUSS HORST ,  BEER GOTTFRIED

IPC: H01L21/283 ,  H01L23/28 ,  H01L21/56 ,  H01L21/60 ,  H01L23/48 ,  H01L25/04

Abstract: Ein isolierter Chip (100), der einen Halbleiterchip (102) umfasst, der mindestens einen Chippad (106) und eine elektrisch isolierende Schicht (104), die mindestens einen Teil des Halbleiterchips (102) umgibt, umfasst.

公开(公告)号：DE102015106373A8

公开(公告)日：2016-12-22

申请号：DE102015106373

申请日：2015-04-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THEUSS HORST ,  DEHE ALFONS ,  KOLB STEFAN ,  SCHALLER RAINER ,  BEER GOTTFRIED ,  BEER SEBASTIAN ,  JOST FRANZ ,  RUHL GÜNTHER

IPC: G01N21/17 ,  G01N21/3504