公开(公告)号：WO2004027824A2

公开(公告)日：2004-04-01

申请号：PCT/US0329085

申请日：2003-09-16

Applicant: INFINEON TECHNOLOGIES AG ,  IBM ,  SCHUTZ RONALD J ,  ROBL WERNER ,  MALIK RAJEEV ,  CLEVENGER LARRY ,  GLUSCHENKOV OLEG ,  CABRAL CYRIL JR ,  IGGULDEN ROY C ,  WANG YUN-YU ,  WONG KWONG HON ,  MCSTAY IRENE

Inventor： SCHUTZ RONALD J ,  ROBL WERNER ,  MALIK RAJEEV ,  CLEVENGER LARRY ,  GLUSCHENKOV OLEG ,  CABRAL CYRIL JR ,  IGGULDEN ROY C ,  WANG YUN-YU ,  WONG KWONG HON ,  MCSTAY IRENE

IPC: H01L20060101 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/522 ,  H01L29/40 ,  H01L29/51 ,  H01L29/78 ,  H01L

CPC classification number: H01L21/7685 ,  H01L21/28052 ,  H01L21/28061 ,  H01L21/76838 ,  H01L21/76855 ,  H01L21/823828 ,  H01L21/823842 ,  H01L29/4941 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78 ,  H01L2221/1078

Abstract: A conductive structure in an integrated circuit (12), and a method of forming the structure, is provided that includes a polysilicon layer (30), a thin layer containing titanium over the polysilicon, a tungsten nitride layer (34) over the titanium-containing layer and a tungsten layer over the tungsten nitride layer. The structure also includes a silicon nitride interfacial region (38) between the polysilicon layer and the titanium-containing layer. The structure withstands high-temperature processing without substantial formation of metal silicides in the polysilicon layer (30) and the tungsten layer (32), and provides low interface resistance between the tungsten layer and the polysilicon layer.

Abstract translation: 提供了集成电路（12）中的导电结构以及形成该结构的方法，该导电结构包括多晶硅层（30），在多晶硅上包含钛的薄层，在钛 - 氮化镓层上的氮化钨层（34） 在氮化钨层上形成含钨层和钨层。 该结构还包括在多晶硅层和含钛层之间的氮化硅界面区域（38）。 该结构耐受高温处理而在多晶硅层（30）和钨层（32）中基本上不形成金属硅化物，并且在钨层和多晶硅层之间提供低的界面电阻。

公开(公告)号：DE102011053926B4

公开(公告)日：2018-07-12

申请号：DE102011053926

申请日：2011-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JÖRN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/3205

Abstract: Verfahren zum Ausbilden einer Halbleiter-Struktur, wobei das Verfahren Folgendes umfasst:Bereitstellen eines Werkstücks (210), das eine Öffnung (310') mit Seitenwandoberflächen (310S) und einer unteren Oberfläche (310B) aufweist;Ausbilden einer Sperrschicht (410) über dem Werkstück (210);Ausbilden einer Keimschicht (420) über der Sperrschicht (410);Ausbilden einer Hemmschicht (430) über der Keimschicht (420) derart, dass die Hemmschicht (430) die Seitenwandoberflächen (310S) und die untere Oberfläche (310B) der Öffnung (310') bedeckt;Entfernen eines Abschnitts der Hemmschicht (430) von den Seitenwandoberflächen (310S) und der unteren Oberfläche (310B) der Öffnung (310'), um einen Abschnitt der Keimschicht (420) freizulegen; undselektives Ablagern einer Füllschicht (510) auf der freiliegenden Keimschicht (420),wobei das Entfernen des Abschnitts der Hemmschicht (430) Laser-Ablation umfasst.

公开(公告)号：DE102010000904B4

公开(公告)日：2017-04-20

申请号：DE102010000904

申请日：2010-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POEPPEL GERHARD ,  ROBL WERNER ,  TIMME HANS-JOERG

IPC: H01L29/82 ,  B82Y25/00 ,  G11C15/02 ,  H01F10/32

Abstract: Spin-Bauelement (100; 100'; 100''), das folgende Merkmale aufweist: eine Zwischenhalbleiterregion (120), die zwischen einem ersten Anschluss (130) und einem zweiten Anschluss (140) angeordnet ist, wobei der erste Anschluss angepasst ist, um einen Strom mit einem ersten Grad einer Spin-Polarisation an die Zwischenhalbleiterregion zu liefern, wobei der zweite Anschluss angepasst ist, um den Strom nach Durchlaufen der Zwischenhalbleiterregion mit einem zweiten Grad einer Spin-Polarisation auszugeben; eine spinselektive Streustruktur (170), die an die Zwischenhalbleiterregion (120) angrenzt, wobei die spinselektive Streustruktur derart angepasst ist, dass der erste Grad einer Spin-Polarisation zu dem zweiten Grad einer Spin-Polarisation verändert wird; und eine Steuerelektrode (190), die elektrisch von der Zwischenhalbleiterregion (120) isoliert und angepasst ist, um ein elektrisches Feld an die Zwischenhalbleiterregion (120) anzulegen, um einen Betrag des Stroms zu steuern, wobei das elektrische Feld eine Hauptfeldkomponente senkrecht zu einer Richtung des Stroms durch die Zwischenhalbleiterregion aufweist; wobei die spinselektive Streustruktur (170) eine ferromagnetische Schicht und eine isolierende Schicht aufweist, wobei die ferromagnetische Schicht auf der isolierenden Schicht gebildet ist, wobei die isolierende Schicht an die Zwischenhalbleiterregion (120) angrenzend gebildet ist; wobei die isolierende Schicht eine keilförmige Dicke aufweist.

公开(公告)号：DE102012102990A1

公开(公告)日：2012-10-11

申请号：DE102012102990

申请日：2012-04-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ENGELHARDT MANFRED ,  FRANK MANFRED ,  KUNSTMANN THOMAS ,  NIKITIN IVAN ,  ROBL WERNER ,  RUHL GUENTHER ,  TIMME HANS-JOERG

IPC: C23C4/12 ,  H01L21/283 ,  H01L21/58

Abstract: Gemäß verschiedenen Ausführungsbeispielen wird ein Verfahren zum Bearbeiten eines Halbleiterwafers oder Dies bereitgestellt, wobei das Verfahren aufweist: Zuführen von Partikeln einem Plasma, so dass die Partikel durch das Plasma aktiviert werden und Spritzen der aktivierten Partikel auf ein Halbleiterwafer oder Die, so dass eine Partikelschicht auf dem Halbleiterwafer oder Die erzeugt wird.

公开(公告)号：DE102010000448B4

公开(公告)日：2020-01-16

申请号：DE102010000448

申请日：2010-02-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STEINER RAINER ,  POHL JENS ,  ROBL WERNER ,  BRUNNBAUER MARKUS ,  BEER GOTTFRIED

IPC: H01L23/522 ,  B81B7/02 ,  B81C1/00 ,  H01L21/60 ,  H01L21/768 ,  H01L23/482

Abstract: Halbleiteranordnung, umfassend:einen Halbleiterchip (102) mit einem Kontaktelement (104), wobei das Kontaktelement (104) direkt auf einer Oberfläche des Halbleiterchips (102) angeordnet ist;eine strukturierte dielektrische Schicht (106) über dem Halbleiterchip (102); undein mit dem Kontaktelement (104) gekoppeltes leitfähiges Element (108), wobei das leitfähige Element (108) umfasst: einen in die strukturierte dielektrische Schicht (106) eingebetteten ersten Teil (110), wobei eine Seitenwand und eine Unterseite des ersten Teils (110) die strukturierte dielektrische Schicht (106) direkt kontaktieren, einen von dem ersten Teil (110) beabstandeten und in die strukturierte dielektrische Schicht (106) eingebetteten zweiten Teil (112),wobei eine Seitenwand und eine Unterseite des zweiten Teils (112) die strukturierte dielektrische Schicht (106) direkt kontaktieren, wobei die Unterseite des zweiten Teils (112) das Kontaktelement (104) kontaktiert, und einen dritten Teil (114), der eine Oberseite der strukturierten dielektrischen Schicht (106) kontaktiert und sich mindestens über dem ersten Teil (110) und dem zweiten Teil (112) erstreckt, wobei der dritte Teil (114) die Oberseite des ersten Teils (110) und die Oberseite des zweiten Teils (112) direkt kontaktiert.

公开(公告)号：DE102018100843A1

公开(公告)日：2019-07-18

申请号：DE102018100843

申请日：2018-01-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： THEUSS HORST ,  HARTNER WALTER ,  HUBER VERONIKA ,  ROBL WERNER ,  BERGER RUDOLF

IPC: H01L23/482 ,  C23C30/00 ,  H01L21/58 ,  H01L21/60 ,  H01L23/488 ,  H01L23/50

Abstract: Eine Halbleitervorrichtung umfasst: einen Halbleiterchip; ein elektrisches Anschlusselement zum elektrischen Verbinden der Halbleitervorrichtung mit einem Träger; und eine an das elektrische Anschlusselement angrenzende Metallisierung, wobei die Metallisierung poröses nanokristallines Kupfer enthält.

公开(公告)号：DE102011053926A1

公开(公告)日：2012-04-05

申请号：DE102011053926

申请日：2011-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTH HANS-JOACHIM ,  BEER GOTTFRIED ,  PLAGMANN JOERN ,  POHL JENS ,  ROBL WERNER ,  STEINER RAINER ,  VAUPEL MATHIAS

IPC: H01L21/768 ,  H01L21/3205

Abstract: Eine oder mehr Ausführungsformen beziehen sich auf ein Verfahren zum Ausbilden einer Halbleiter-Struktur, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Werkstücks (210); Ausbilden einer Sperrschicht (410) über dem Werkstück (210); Ausbilden einer Keimschicht (420) über der Sperrschicht (410); Ausbilden einer Hemmschicht (430) über der Keimschicht (420); Entfernen eines Abschnitts der Hemmschicht (430), um einen Abschnitt der Keimschicht (430) freizulegen; und selektives Ablagern einer Füllschicht (510) auf der freiliegenden Keimschicht (420).

公开(公告)号：AU2003273328A1

公开(公告)日：2004-04-08

申请号：AU2003273328

申请日：2003-09-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CLEVENGER LARRY ,  GLUSCHENKOV OLEG ,  CABRAL CYRIL JR ,  IGGULDEN ROY C ,  WANG YUN-YU ,  WONG KWONG HON ,  MCSTAY IRENE ,  SCHUTZ RONALD J ,  ROBL WERNER ,  MALIK RAJEEV

IPC: H01L20060101 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/768 ,  H01L23/522 ,  H01L29/40 ,  H01L29/51 ,  H01L29/78

Abstract: A conductive structure in an integrated circuit ( 12 ), and a method of forming the structure, is provided that includes a polysilicon layer ( 30 ), a thin layer containing titanium over the polysilicon, a tungsten nitride layer ( 34 ) over the titanium-containing layer and a tungsten layer over the tungsten nitride layer. The structure also includes a silicon nitride interfacial region ( 38 ) between the polysilicon layer and the titanium-containing layer. The structure withstands high-temperature processing without substantial formation of metal silicides in the polysilicon layer ( 30 ) and the tungsten layer ( 32 ), and provides low interface resistance between the tungsten layer and the polysilicon layer.

公开(公告)号：DE10244570A1

公开(公告)日：2003-04-30

申请号：DE10244570

申请日：2002-09-25

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： IGGULDEN ROY ,  ROBL WERNER ,  SHAFER PADRAIC ,  WONG KWONG HON

IPC: H01L21/768 ,  H01L21/283 ,  H01L23/532

Abstract: The method of filling a damascene structure with liner and tungsten involves coating damascene structure by liner providing poor step coverage, depositing tungsten by chemical vapor deposition, and performing metal isolation process. The resulting damascene structure has improved resistance, resistance spread and favorable adhesion.

公开(公告)号：DE102016117826A1

公开(公告)日：2018-03-22

申请号：DE102016117826

申请日：2016-09-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FRANK PAUL ,  SEIFERT JOACHIM ,  SCHMIDT TOBIAS ,  GRAETZ ERIC ,  ADEMA GRETCHEN ,  NAPETSCHNIG EVELYN ,  EHMANN MICHAEL ,  ROBL WERNER ,  BERTAUD THOMAS ,  KARLOVSKY KAMIL ,  WOEHLERT STEFAN ,  WAGNER FRANK ERIC

IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60 ,  H01L23/31

Abstract: Es werden eine elektronische Vorrichtung, ein die elektronische Vorrichtung umfassendes Elektronikmodul und Verfahren zur Herstellung dieser gezeigt. Die elektronische Vorrichtung umfasst ein Halbleitersubstrat und einen auf dem Halbleitersubstrat angeordneten Metallstapel, wobei der Metallstapel eine erste Schicht umfasst, wobei die erste Schicht NiSi umfasst.