公开(公告)号：US5539156A

公开(公告)日：1996-07-23

申请号：US340508

申请日：1994-11-16

Applicant: Ivan I Chobot ,  Robert A. Martone ,  Thurston B. Youngs, Jr.

Inventor： Ivan I Chobot ,  Robert A. Martone ,  Thurston B. Youngs, Jr.

IPC: H05K3/42 ,  H05K1/11 ,  H05K3/00 ,  H05K3/34 ,  H05K1/00

CPC classification number: H05K3/0002 ,  H05K1/116 ,  H05K2201/09381 ,  H05K2201/09463 ,  H05K2203/056 ,  Y10T29/49165

Abstract: The present invention increases real estate by providing non-annular lands which do not completely encircle the through holes. The non-annular lands are non-annular, that is they do not extend 360.degree. around the through hole. Preferably the non-annular lands contact no more than one side of the through holes thereby providing real estate not otherwise available using conventional lands. The present invention also relates to a method for producing such Non-annular lands.

Abstract translation: 本发明通过提供不完全环绕通孔的非环形平台来增加房地产。 非环形区域是非环形的，也就是说它们不会围绕通孔延伸360度。 优选地，非环形焊盘与通孔的不超过一侧接触，从而提供使用常规焊盘不可获得的不动产。 本发明还涉及一种用于生产这种非环形焊盘的方法。

公开(公告)号：KR101353723B1

公开(公告)日：2014-01-20

申请号：KR1020127012540

申请日：2010-07-15

Applicant: 자일링크스 인코포레이티드

Inventor： 위랜드크리스토퍼피

IPC: H01L23/66 ,  H01L23/64

CPC classification number: H01L23/66 ,  H01L23/64 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0251 ,  H05K1/116 ,  H05K2201/09463 ,  H05K2201/09781 ,  H05K2201/09809 ,  H01L2924/00

Abstract: 비아(106)가 통상적으로 그에 연결된 신호 라인(102, 128)보다 낮은 임피던스를 가진다. 임피던스 부정합을 가져오는 노이즈 및 반사된 신호는 회로가 원하는 것보다 훨씬 더 낮은 주파수에서 동작될 것을 필요로 할 수 있다. 실시예는, 비아(106)의 각각의 단부에 분할 링 공진기(104, 112, 120, 126)를 추가함으로써 더 높은 임피던스를 갖는 비아(106)를 제공하는 것에 의해, 회로에서의 임피던스 부정합을 방지하고 기술 분야의 진보를 달성한다.

公开(公告)号：KR1020120083460A

公开(公告)日：2012-07-25

申请号：KR1020127012540

申请日：2010-07-15

Applicant: 자일링크스 인코포레이티드

Inventor： 위랜드크리스토퍼피

IPC: H01L23/66 ,  H01L23/64

CPC classification number: H01L23/66 ,  H01L23/64 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0251 ,  H05K1/116 ,  H05K2201/09463 ,  H05K2201/09781 ,  H05K2201/09809 ,  H01L2924/00

Abstract: 비아(106)가 통상적으로 그에 연결된 신호 라인(102, 128)보다 낮은 임피던스를 가진다. 임피던스 부정합을 가져오는 노이즈 및 반사된 신호는 회로가 원하는 것보다 훨씬 더 낮은 주파수에서 동작될 것을 필요로 할 수 있다. 실시예는, 비아(106)의 각각의 단부에 분할 링 공진기(104, 112, 120, 126)를 추가함으로써 더 높은 임피던스를 갖는 비아(106)를 제공하는 것에 의해, 회로에서의 임피던스 부정합을 방지하고 기술 분야의 진보를 달성한다.

公开(公告)号：KR1020100048559A

公开(公告)日：2010-05-11

申请号：KR1020080107775

申请日：2008-10-31

Applicant: 주식회사 심텍홀딩스

Inventor： 오춘환 ,  정창보 ,  차상석 ,  이종태

IPC: H05K1/14 ,  H05K3/40 ,  H05K1/02

CPC classification number: H05K3/4007 ,  H05K1/144 ,  H05K2201/09463

Abstract: PURPOSE: A landless printed circuit board is provided to implement a high density wiring without a separate bump pad by directly interlinking a conductive bump and a circuit. CONSTITUTION: A landless printed circuit board comprises an insulating layer(100), a circuit pattern(200), and a conductive bump(300). The circuit pattern is formed in both sides of the insulating layer. The circuit pattern is formed by using a single method among a tenting, a M-SAP(Modified Semi-Additive Process), a SAP and an ink jet printing method. The conductive bump is formed within the insulating layer. The conductive bump electrically interlinks a circuit pattern in both sides of the insulating layer. The conductive bump is directly connected to the circuit pattern without the bump pad.

Abstract translation: 目的：提供无地坪印刷电路板，通过直接连接导电凸块和电路，实现高密度布线，无需单独的凸块。 构成：无置地印刷电路板包括绝缘层（100），电路图案（200）和导电凸块（300）。 电路图案形成在绝缘层的两侧。 电路图案是通过使用单一的方法形成的，在M-SAP（修改的半添加剂），SAP和喷墨打印方法之中。 导电凸块形成在绝缘层内。 导电凸块电连接绝缘层两侧的电路图案。 导电凸块直接连接到电路图案而没有凸块。

公开(公告)号：KR100675569B1

公开(公告)日：2007-01-29

申请号：KR1020010000985

申请日：2001-01-08

Applicant: 스미토모 긴조쿠 고잔 가부시키가이샤 ,  샤프 가부시키가이샤

Inventor： 카도타요시노리 ,  후루카와유타카 ,  소타요시키 ,  쥬소히로유키

IPC: H01L23/12

CPC classification number: H05K1/116 ,  H01L23/3107 ,  H01L23/49816 ,  H01L23/4985 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/15311 ,  H05K3/4038 ,  H05K2201/0305 ,  H05K2201/09463 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 본 발명은 금이 가거나 갈라지지 아니하는 반도체 장치용 테이프 캐리어와 이 테이프 캐리어를 사용한 반도체 장치 및 이들의 제조방법에 관한 것으로, 가요성을 갖는 절연테이프(1)의 양면에 금속박을 형성하고, 보호막을 형성하며 에칭가공을 한 다음 보호막을 제거함으로써 한쪽 면에는 반도체 칩을 탑재하기 위한 금속 배선층(2)을 형성하고, 다른 한쪽 면에는 소망의 위치에 절연테이프를 노출시키며, 상기 금속 배선층(2)은 수지로 이루어지는 보호막으로 보호하고, 상기 절연테이프(1)의 노출부분을 에칭가공함으로써 비어홀(3)을 소망의 위치에 형성케하고, 이 비어홀(3)과 비어홀(3)의 외주연부 중 일부에 수지의 보호막을 형성하여 에칭가공을 함으로써 보호막으로부터 노출된 부분의 금속박을 제거하여 구리링(6)을 형성하고, 절연테이프(1)의 양면에 형성된 보호막을 제거함을 특징으로 하는 반도체 장치용 테이프캐리어와 이 테이프캐리어를 사용한 반도체 장치를 제공하는 것으로, 본 발명은 반도체 장치와 프린트 기판의 열팽창 계수의 차이에 의해 테이프캐리어와 땜납볼과의 접합부위에 발생하는 열응력 때문에 금이 가거나 갈라지는 것을 방지할 수 있는 효과를 가진다.

公开(公告)号：JP2018107307A

公开(公告)日：2018-07-05

申请号：JP2016252927

申请日：2016-12-27

Applicant: 富士通株式会社

Inventor： 山田 哲郎 ,  松井 亜紀子 ,  菅根 光彦 ,  向山 考英 ,  廣島 義之 ,  長楽 公平

IPC: H01L23/12 ,  H05K3/46

CPC classification number: H05K1/0213 ,  H01L23/49816 ,  H01L24/16 ,  H01L2224/16235 ,  H01L2924/15311 ,  H05K1/0265 ,  H05K1/113 ,  H05K1/115 ,  H05K1/116 ,  H05K1/181 ,  H05K2201/09463 ,  H05K2201/09609 ,  H05K2201/0979 ,  H05K2201/10378 ,  H05K2201/10734

Abstract: 【課題】過剰な電流が流れることを抑制する。 【解決手段】プリント基板11において、給電層11a1〜11a4には電源電圧が印加され、電子部品12が搭載される領域に配置される。ビア11c1〜11c6によって給電層11a1〜11a4に電気的に接続される給電端子11b1〜11b6は、電子部品12に対して電源電圧に基づいた電流を供給する。ビア11c1〜11c6のビア径は、電子部品12が搭載される領域の端の近くに配置された給電端子に接続されたビアほど、小さくなるように形成されている。 【選択図】図1

公开(公告)号：JP5281478B2

公开(公告)日：2013-09-04

申请号：JP2009119073

申请日：2009-05-15

Applicant: キヤノン株式会社

Inventor： 修 長崎

IPC: H05K3/34 ,  H05K1/02

CPC classification number: H05K3/3468 ,  G03G15/80 ,  H01L2924/0002 ,  H05K1/0259 ,  H05K1/111 ,  H05K1/116 ,  H05K3/3447 ,  H05K3/3452 ,  H05K2201/09463 ,  H05K2201/09781 ,  H05K2201/09854 ,  H05K2201/099 ,  H05K2201/10083 ,  H05K2201/10689 ,  H05K2201/1081 ,  H05K2203/044 ,  H05K2203/046 ,  H01L2924/00

Abstract: An electronic apparatus includes, for example, a circuit board with an electronic component and a piezoelectric element, a reference potential pattern that gives a reference potential to at least one of the electronic component and the piezoelectric element, and a solder land connected to the reference potential pattern. On the circuit board, the electronic component is located on a downstream side in a transport direction of the circuit board during mounting of the piezoelectric element and the electronic component on the solder land, and the piezoelectric element is located on an upstream side in the transport direction.

公开(公告)号：JP2010267876A

公开(公告)日：2010-11-25

申请号：JP2009119073

申请日：2009-05-15

Applicant: Canon Inc ,  キヤノン株式会社

Inventor： NAGASAKI OSAMU

IPC: H05K3/34 ,  H02M3/24 ,  H02M3/28 ,  H05K1/02

CPC classification number: H05K3/3468 ,  G03G15/80 ,  H01L2924/0002 ,  H05K1/0259 ,  H05K1/111 ,  H05K1/116 ,  H05K3/3447 ,  H05K3/3452 ,  H05K2201/09463 ,  H05K2201/09781 ,  H05K2201/09854 ,  H05K2201/099 ,  H05K2201/10083 ,  H05K2201/10689 ,  H05K2201/1081 ,  H05K2203/044 ,  H05K2203/046 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To protect a semiconductor component with an inexpensive and simple method from a discharge generated from a piezoelectric element owing to the pyroelectric effect in a process of a flow soldering. SOLUTION: An electronic device includes, for instance, a printed circuit board soldered with the use of a solder jet flow, a semiconductor component provided on the printed circuit board, and a piezoelectric element provided on the printed circuit board. Further, the electronic device includes a reference potential pattern and a land. The reference potential pattern imparts a reference potential to at least one of the semiconductor component and the piezoelectric element. The land is provided between the semiconductor component and the piezoelectric element, connected to the reference potential pattern, and formed by exposing the wiring part from a solder resist layer of the printed-wiring board. This causes the discharge current generated in the piezoelectric element owing to the pyroelectric effect in a process of the flow soldering using the solder jet flow to flow on a discharge channel formed by the piezoelectric, the land, the reference potential pattern, and the solder jet flow. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：由于在流动焊接的过程中的热电效应，为了保护半导体元件免受由压电元件产生的放电的廉价且简单的方法的影响。 解决方案：电子设备包括例如使用焊料喷射流焊接的印刷电路板，设置在印刷电路板上的半导体部件和设置在印刷电路板上的压电元件。 此外，电子设备包括参考电位图案和焊盘。 参考电位图案向半导体元件和压电元件中的至少一个赋予参考电位。 该区域设置在与基准电位图形连接的半导体元件和压电元件之间，并通过从布线基板的阻焊层露出布线部而形成。 这是由于在使用焊料喷射流动的流动焊接的过程中由压电元件产生的放电电流在由压电体，焊盘，基准电位图案和焊料射流形成的放电通道上流动 流。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2008270466A

公开(公告)日：2008-11-06

申请号：JP2007110356

申请日：2007-04-19

Applicant: Yazaki Corp ,  矢崎総業株式会社

Inventor： YOSHIDA MASAOKI ,  NAKAYAMA TAKUYA ,  KAMIYAMA KOJI

IPC: H05K3/34

CPC classification number: H05K1/116 ,  H05K1/0256 ,  H05K3/3447 ,  H05K2201/09363 ,  H05K2201/09463 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2201/10651 ,  H05K2203/1446

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board capable of certainly preventing the damage of a conductor pattern caused by a terminal.
SOLUTION: A printed circuit board 1a includes a substrate 2, a conductor pattern 6, a through-hole 4, and a non-conductor portion 5. A lead line 22b of a resistor 22 mounted on a printed circuit board 1a is inserted in the through-hole 4. The lead line 22b is bent so that the line protrudes toward the surface 2a of the substrate 2 and the line comes near the surface 2a of the substrate 2. The resistor 22 is attached to the printed circuit board 1a. The non-conductor portion 5 is formed substantially into the shape of a fan which expands with the through-hole 4 at the center as it is closer to the leading end of the lead line 22b. The bent lead line 22b is arranged in the non-conductor portion 5. The non-conductor portion 5 prevents the lead line 22b from coming into contact with the conductor pattern 6 and damaging the conductor pattern 6.
COPYRIGHT: (C)2009,JPO&INPIT

Abstract translation: 要解决的问题：提供能够肯定地防止由端子引起的导体图案的损坏的印刷电路板。 解决方案：印刷电路板1a包括基板2，导体图案6，通孔4和非导体部分5.安装在印刷电路板1a上的电阻器22的引线22b是 插入通孔4.引线22b被弯曲，使得线朝向基板2的表面2a突出，并且线接近基板2的表面2a。电阻器22附接到印刷电路板 1A。 非导体部分5基本上形成为随着通孔4随着更靠近引线22b的前端而在中心膨胀的风扇形状。 弯曲引线22b布置在非导体部分5中。非导体部分5防止引线22b与导体图案6接触并损坏导体图案6.版权所有（C） 2009年，日本特许厅和INPIT

公开(公告)号：JP5904856B2

公开(公告)日：2016-04-20

申请号：JP2012097572

申请日：2012-04-23

Applicant: キヤノン株式会社

Inventor： 林 靖二 ,  近藤 琢也 ,  松本 昇司

IPC: H01L23/12

CPC classification number: H05K1/0216 ,  H01L23/49827 ,  H01L23/49838 ,  H05K1/0298 ,  H05K1/11 ,  H05K1/114 ,  H05K1/116 ,  H05K1/14 ,  H05K1/162 ,  H05K1/18 ,  H01L2224/48227 ,  H05K1/0228 ,  H05K1/0242 ,  H05K2201/0939 ,  H05K2201/09418 ,  H05K2201/09454 ,  H05K2201/09463 ,  H05K2201/09636 ,  H05K2201/10378 ,  H05K2201/10674 ,  H05K2201/10734