公开(公告)号：DE112012001824B4

公开(公告)日：2016-10-06

申请号：DE112012001824

申请日：2012-06-05

Applicant: GLOBALFOUNDRIES INC

Inventor： THOMPSON ERIC ,  BOOTH JR ROGER A ,  LU NING ,  PUTNAM CHRISTOPHER S

IPC: H01L27/08 ,  H01L23/522

Abstract: Metallkondensatorstruktur, die eine Vielzahl von Leitungsebenenstrukturen (15, 16, 25, 26) und zumindest eine Durchkontaktierungsebenenstruktur (31, 32, 33, 34, 41 oder 42) aufweist, wobei auf jeder Leitungsebene die Vielzahl von Leitungsebenenstrukturen (15, 16, 25, 26) aufweist: eine erste Leitungsebenenstruktur (15 oder 25), die eine erste rechteckige Laschenstruktur (13 oder 23), die eine Form eines ersten rechteckigen Parallelepipeds aufweist, und eine erste Vielzahl von parallelen Metallleitungen (11 oder 21) aufweist, die von einer Seitenwand der ersten rechteckigen Laschenstruktur (13 oder 23) vorstehen und daran angrenzen; und eine zweite Leitungsebenenstruktur (16 oder 26), die eine zweite rechteckige Laschenstruktur (14 oder 24), die eine Form eines zweiten rechteckigen Parallelepipeds aufweist, und eine zweite Vielzahl von parallelen Metallleitungen (12 oder 22) aufweist, die von einer Seitenwand der zweiten rechteckigen Laschenstruktur (14 oder 24) vorstehen und daran angrenzen, wobei: die erste Vielzahl von parallelen Metallleitungen (11 oder 21) und die zweite Vielzahl von parallelen Metallleitungen (12 oder 22) gemeinsam eine ineinandergreifende, gleichmäßige Rasterabstandstruktur ((11, 12) oder (21, 22)) bilden, die einen Rasterabstand in einer Richtung aufweist; und die erste rechteckige Laschenstruktur (13 oder 23) und die zweite rechteckige Laschenstruktur (14 oder 24) nicht in einen Bereich zwischen der Seitenwand der ersten rechteckigen Laschenstruktur (13 oder 23) und der Seitenwand der zweiten rechteckigen Laschenstruktur (14 oder 24) vorstehen; und jede der Vielzahl von ersten rechteckigen Laschenstrukturen (13, 23) und der Vielzahl von zweiten rechteckigen Laschenstrukturen (14, 24) eine Laschenbreite aufweist, die zumindest 150% des Rasterabstands beträgt; und ...

公开(公告)号：DE102016201156A1

公开(公告)日：2016-09-22

申请号：DE102016201156

申请日：2016-01-27

Applicant: GLOBALFOUNDRIES INC

Inventor： FLACHOWSKY STEFAN ,  ILLGEN RALF ,  HÖNTSCHEL JAN

IPC: H01L27/105 ,  H01L21/283 ,  H01L21/8239

Abstract: Die vorliegende Erfindung stellt in einem ersten Aspekt eine Halbleitervorrichtung (20) bereit, die ein Halbleitersubstrat (1) und eine Gatestruktur umfasst, die über dem Halbleitersubstrat (1) gebildet ist. Die Gatestruktur umfasst dabei einen Steg (22) und ein ferroelektrisches High-k-Material (26), das wenigstens über Seitenwandoberflächen (22s) des Stegs (22) gebildet ist. Hierbei ist eine erste Dicke, die durch eine Dicke des ferroelektrischen High-k-Materials (26) definiert wird, das über Seitenwänden (22s) des Stegs (22) gebildet ist, kleiner als eine zweite Dicke, die durch eine Dicke des ferroelektrischen High-k-Materials definiert wird, das über einer oberen Oberfläche (22u) des Stegs (22) gebildet ist.

公开(公告)号：DE102006019836B4

公开(公告)日：2016-09-01

申请号：DE102006019836

申请日：2006-04-28

Applicant: GLOBALFOUNDRIES INC

Inventor： LENSKI MARKUS ,  BENTUM RALF VAN ,  PRUEFER EKKEHARD

IPC: H01L21/22 ,  H01L27/105

Abstract: Verfahren mit den nachfolgenden Schritten in der angegebenen Reihenfolge: Bilden dotierter Bereiche in einem siliziumenthaltenden Halbleitergebiet, das von einer dielektrischen Schicht bedeckt ist; Entfernen der dielektrischen Schicht; Bilden einer Opferbeschichtung auf dem siliziumenthaltenden Halbleitergebiet; Ausheizen des siliziumenthaltenden Halbleitergebiets, um Dotierstoffe zu aktivieren; Entfernen der Opferbeschichtung; und Bilden eines Metallsilizids in dem siliziumenthaltenden Halbleitergebiet, wobei Bilden einer Opferbeschichtung umfasst: Ausführen eines Schichtherstellungsprozesses unter Anwendung eines Oxidationsprozesses, der einen Oberflächenbereich des siliziumenthaltenden Halbleitergebiets verbraucht.

公开(公告)号：DE112010004804B4

公开(公告)日：2016-06-30

申请号：DE112010004804

申请日：2010-10-28

Applicant: GLOBALFOUNDRIES INC

Inventor： ZHANG YING ,  DORIS BRUCE ,  CHENG KANGGUO

IPC: H01L21/8234 ,  H01L27/092

Abstract: Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, welches das Folgende umfasst: Erzeugen von Dornen (Mandrels) auf einer Fläche eines Halbleitersubstrats; Bilden von Abstandhaltern um einen Rand der Dorne herum; Anwenden einer ersten schrägen Ionenimplantation, um eine erste Dotierung einzubringen, so dass die Abstandhalter und Dorne eine Sperrmaske bilden, um die erste Dotierung auf einer Seite der Sperrmaske in eine darunter angeordnete Halbleiterschicht zu leiten; Anwenden einer zweiten schrägen Ionenimplantation in einer der ersten schrägen Ionenimplantation entgegengesetzten Richtung, um eine zweite Dotierung einzubringen, so dass die Sperrmaske die zweite Dotierung auf einer gegenüber liegenden Seite der Sperrmaske in die darunter angeordnete Halbleiterschicht leitet; nach dem Anwenden der ersten Implantation und nach dem Anwenden der zweiten Ionenimplantation selektives Entfernen der Dome relativ zu den Abstandhaltern; nach dem selektiven Entfernen der Dorne, Strukturieren der darunter angeordneten Halbleiterschicht unter Verwendung der Abstandhalter als Ätzmaske, um Finnen mit der ersten Dotierung und Finnen mit der zweiten Dotierung zu bilden, wobei bezüglich einer zu bildenden Finne das Strukturieren der Halbleiterschicht beidseitig bezüglich der zu bildenden Finne erfolgt; Tempern der Finnen mit der ersten Dotierung und der Finnen mit der zweiten Dotierung; und Bilden von Finnen-Feldeffekttransistoren unter Verwendung der Finnen.

公开(公告)号：DE102015219012A1

公开(公告)日：2016-04-14

申请号：DE102015219012

申请日：2015-10-01

Applicant: FRAUNHOFER GES ZUR FÖRDERUNG DER ANGEWANDTEN FORSCHUNG E V ,  GLOBALFOUNDRIES INC

Inventor： PREUSSE AXEL ,  LISKE ROMY ,  WISLICENUS MARCUS ,  KRAUSE ROBERT ,  GERLICH LUKAS ,  UHLIG BENJAMIN ,  BOTT SASCHA

IPC: H01L21/768 ,  C23C18/31 ,  C25D7/00 ,  H01L21/283 ,  H01L21/66 ,  H01L23/522

Abstract: Ein Verfahren umfasst ein Bereitstellen einer Halbleiterstruktur, die eine Vertiefung umfasst. Die Vertiefung umfasst mindestens eines von einer Kontaktöffnung und einem Graben. Über der Halbleiterstruktur wird eine Schicht aus einem ersten Metall abgeschieden. Ein stromloses Abscheidungsverfahren wird durchgeführt. Das stromlose Abscheidungsverfahren entfernt einen ersten Teil der Schicht aus dem ersten Metall von der Halbleiterstruktur und scheidet eine erste Schicht aus einem zweiten Metall über der Halbleiterstruktur ab. Ein Galvanisierungsverfahren wird durchgeführt. Bei dem Galvanisierungsverfahren wird über der ersten Schicht aus dem zweiten Metall eine zweite Schicht aus dem zweiten Metall abgeschieden. Ein zweiter Teil der Schicht aus dem ersten Metall verbleibt in der Halbleiterstruktur.

公开(公告)号：DE102013204614B4

公开(公告)日：2016-03-24

申请号：DE102013204614

申请日：2013-03-15

Applicant: GLOBALFOUNDRIES INC

Inventor： YAN RAN ,  HOENTSCHEL JAN ,  ZAKA ALBAN ,  SASSIAT NICOLAS ,  TRENTZSCH MARTIN ,  GRASS CARSTEN

IPC: H01L21/283 ,  H01L21/3115 ,  H01L21/336 ,  H01L21/8238

Abstract: Verfahren zum Bilden einer Gateelektrode (150; 250A) einer Halbleitervorrichtung (100, 200A), das Verfahren umfassend: Bilden einer ersten high-k Dielektrikumsschicht (153; 253) über einem ersten aktiven Gebiet (202A) eines Halbleitersubstrats (102; 202); Bilden eines ersten Metall aufweisenden Materials (107, 154; 207, 254) auf der ersten high-k Dielektrikumsschicht (153; 253); Durchführen eines ersten Ausheizprozesses (108; 208); Entfernen des ersten Metall aufweisenden Materials (107, 154; 207, 254) zum Freilegen der ersten high-k Dielektrikumsschicht (153; 253); und Bilden einer zweiten high-k Dielektrikumsschicht (155; 251) auf der ersten high-k Dielektrikumsschicht (153; 253) nach dem Durchführen des ersten Ausheizprozesses (108; 208).

公开(公告)号：DE102015213530A1

公开(公告)日：2016-03-03

申请号：DE102015213530

申请日：2015-07-17

Applicant: GLOBALFOUNDRIES INC

Inventor： MOLL HANS-PETER ,  BAARS PETER ,  HOENTSCHEL JAN

IPC: H01L27/08

Abstract: Es wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, das das Bilden einer Gateelektrode eines Dummy-Transistorbauteils über einem Halbleitersubstrat, Ausbilden einer High-k-Materialschicht über der und angrenzend an die Gateelektrode und Ausbilden einer Metallschicht über der High-k-Materialschicht über der und angrenzend an die Gateelektrode, um einen Kondensator zu bilden, umfasst.

公开(公告)号：DE102015210492A1

公开(公告)日：2016-02-04

申请号：DE102015210492

申请日：2015-06-09

Applicant: GLOBALFOUNDRIES INC

Inventor： VAN BENTUM RALPH ,  YUN JONGSIN ,  SEO SEUNGHWAN ,  SCHMID JOERG

IPC: H01L27/105 ,  H01L21/8239

Abstract: Eine veranschaulichende Halbleiterstruktur, die hierin beschrieben wird, umfasst ein Substrat, das ein Gebiet für einen Logiktransistor, ein Gebiet für einen ferroelektrischen Transistor und ein Gebiet für einen Eingabe-Ausgabe-Transistor umfasst. An dem Gebiet für den Logiktransistor befindet sich ein Logiktransistor. Der Logiktransistor umfasst ein Gatedielektrikum und eine Gateelektrode. An dem Gebiet für den Eingabe-Ausgabe-Transistor befindet sich ein Eingabe-Ausgabe-Transistor. Der Eingabe-Ausgabe-Transistor umfasst ein Gatedielektrikum und eine Gateelektrode. Das Gatedielektrikum des Eingabe-Ausgabe-Transistors hat eine größere Dicke als das Gatedielektrikum des Logiktransistors. An dem Gebiet für den ferroelektrischen Transistor befindet sich ein ferroelektrischer Transistor. Der ferroelektrische Transistor umfasst ein ferroelektrisches Dielektrikum und eine Gateelektrode. Das ferroelektrische Dielektrikum ist zwischen dem Gebiet für den ferroelektrischen Transistor und der Gateelektrode des ferroelektrischen Transistors angeordnet.

公开(公告)号：DE102015205064A1

公开(公告)日：2016-01-14

申请号：DE102015205064

申请日：2015-03-20

Applicant: GLOBALFOUNDRIES INC

Inventor： ENGLAND LUKE ,  BHATKAR MAHESH ANANT ,  YI WANBING ,  TAN JUAN BOON

IPC: H01L21/82 ,  H01L21/30 ,  H01L21/331 ,  H01L21/768

Abstract: Es werden Verfahren zum Bilden von Schaltungselementen, wie z. B. Multischichtindukoren oder Transformatoren, auf Waferebene bereitgestellt. Die Verfahren umfassen zum Beispiel: ein Bilden von wenigstens einem leitfähigen Bereich des Schaltungselements in wenigstens einer Schicht über einem Substrat; ein Bereitstellen eines nicht-ausgehärteten dielektrischen Polymermaterials, das den leitfähigen Bereich (die leitfähigen Bereiche) des Elements wenigstens teilweise umgibt und überlagert; ein teilweises Aushärten des dielektrischen Polymermaterials, um ein teilweise ausgehärtetes dielektrischen Polymermaterials zu erhalten; und ein Polieren des teilweise ausgehärteten dielektrischen Polymermaterials herunter auf den leitfähigen Bereich (die leitfähigen Bereiche). Das Polieren ebnet das teilweise ausgehärtete dielektrische Polymermaterial ein und legt eine obere Oberfläche des leitfähigen Bereichs (der leitfähigen Bereiche) frei, um ein Bilden von wenigstens einem anderen leitfähigen Bereich des Elements über und im elektrischen Kontakt mit dem leitfähigen Bereich (den leitfähigen Bereichen) zu unterstützen. Nach dem Polieren wird das Aushärten des dielektrischen Polymermaterials abgeschlossen. In einer Ausführungsform legen der leitfähige Bereich (die leitfähigen Bereiche) und der andere leitfähige Bereich (und die anderen leitfähigen Bereiche) wenigstens teilweise eine leitfähige Spule (leitfähige Spulen) des Elements fest.

公开(公告)号：DE102013220852B4

公开(公告)日：2015-12-24

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat, wobei der Opfer-Gate-Aufbau zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern enthält, Vertiefen eines Teils des Opfer-Gate-Materials zwischen den zwei Abstandshaltern, Ätzen von oberen Bereichen der zwei Abstandshalter, wobei das Opfer-Gate-Material als eine Maske verwendet wird, Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und Freilegen von unteren Bereichen der zwei Abstandshalter, Deponieren eines ersten Metalls zwischen den zwei Abstandshaltern, Entfernen des ersten Metalls zwischen den oberen Bereichen der zwei Abstandshalter, und Deponieren eines zweiten Metalls zwischen den oberen Bereichen der zwei Abstandshalter.