-
公开(公告)号：CN103579476A
公开(公告)日：2014-02-12
申请号：CN201310303977.6
申请日：2013-07-18
Applicant: 三星电机株式会社
Inventor： 许哲豪
CPC classification number: H05K1/0306 , H01L33/60 , H01L2224/45144 , H01L2224/48091 , H05B33/02 , H05K1/0274 , H05K3/108 , H05K2201/0175 , H05K2201/10106 , H05K2201/2054 , H05K2201/2072 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了一种用于LED模块的基板以及制造该基板的方法，所述基板包括：基部基板；绝缘层，形成在基部基板中的除了芯片安装区域A之外的其余区域上；电极层，形成在绝缘层上；氧化物层，形成在基部基板的芯片安装区域A上；以及高反射性层，形成在氧化物层的顶表面上。
-
公开(公告)号：CN103379731A
公开(公告)日：2013-10-30
申请号：CN201310150318.3
申请日：2013-04-26
Applicant: 株式会社小糸制作所
CPC classification number: H05K1/0298 , F21S41/17 , H01L2224/48091 , H01L2224/73265 , H05K1/0209 , H05K1/0265 , H05K1/167 , H05K3/0061 , H05K3/28 , H05K3/4061 , H05K3/46 , H05K2201/017 , H05K2201/0175 , H05K2201/09563 , H05K2201/10113 , H05K2203/1563 , H05K2203/1572 , H05K2203/159 , Y10T29/49165 , H01L2924/00014
Abstract: 本发明提供一种电路基板以及电路基板的制造方法，其确保导电层之间的良好的导通性，并且实现相对于金属壳体的绝缘性的提高。其设置有：形成通孔的绝缘性的基板，该通孔将搭载电子部件的第1面和相反侧的第2面连通；第1面侧导电层，其从第1面延伸至通孔，将电子部件导通；第2面侧导电层，其从第2面延伸至通孔，在通孔中与第1面侧导电层导通；电阻层，其形成在第2面上，与第2面侧导电层导通；第2面侧层叠导电层，其从第2面延伸至通孔，覆盖第2面侧导电层，闭塞通孔的至少一部分；第2面侧保护玻璃层，其覆盖第2面侧导电层、第2面侧层叠导电层及电阻层；以及粘接层，其形成在第2面侧保护玻璃层和金属壳体的内表面之间。
-
公开(公告)号：CN103190205A
公开(公告)日：2013-07-03
申请号：CN201180042797.6
申请日：2011-08-29
Applicant: 贺利氏特种光源有限责任公司
CPC classification number: H01L33/54 , F21K9/90 , F21Y2115/10 , H01L21/56 , H01L23/24 , H01L23/3121 , H01L27/1446 , H01L27/15 , H01L31/0203 , H01L31/02325 , H01L33/56 , H01L2924/0002 , H01L2933/005 , H05K1/0274 , H05K3/284 , H05K2201/0108 , H05K2201/0162 , H05K2201/0175 , H05K2201/09909 , H05K2201/10106 , H05K2201/10121 , H05K2201/10151 , H05K2203/0126 , H01L2924/00
Abstract: 本发明涉及使用透明的、耐UV和耐温的由一种或多种硅树脂组成的涂层（24）对光电子板上芯片模块（21）进行涂覆的方法，所述光电子板上芯片模块包括装备有一个或多个光电子组件（4）的平面载体（2，2’），涉及相应的光电子板上芯片模块（21）以及具有多个光电子板上芯片模块（21）的系统。根据本发明的方法具有以下方法步骤：a)将待涂覆的载体（2，2’）预热到第一温度，b)将包围载体（2，2’）的待涂覆的面或部分面的、由热硬化的高反应性的第一硅树脂组成的坝（22）施加到预热的载体（2，2’）上，所述第一硅树脂在第一温度时硬化，c)用液态的第二硅树脂（23）填充载体（2，2’）的被坝（22）包围的面或部分面，和d)使第二硅树脂（23）硬化。
-
公开(公告)号：CN101917819B
公开(公告)日：2013-04-03
申请号：CN201010244871.X
申请日：2006-06-13
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H05K1/11 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L24/16 , H01L2224/131 , H01L2224/16 , H01L2224/81192 , H01L2224/81815 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01025 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01084 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H05K1/113 , H05K1/162 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。
-
公开(公告)号：CN101578673B
公开(公告)日：2013-03-20
申请号：CN200880001590.2
申请日：2008-01-25
Applicant: 昭和电工株式会社
CPC classification number: H01G4/33 , H01G4/1218 , H01G4/20 , H01G9/0032 , H01G9/052 , H01G9/07 , H05K1/162 , H05K2201/0175 , H05K2201/0179 , H05K2201/0195 , H05K2203/0315 , Y10T156/10 , Y10T428/266
Abstract: 本发明的电容器材料层叠有二氧化钛层和具有钙钛矿型结晶的钛酸化合物层。
-
Patent Agency Ranking
公开(公告)号：CN101160674B
公开(公告)日：2012-07-18
申请号：CN200680012838.6
申请日：2006-03-16
Applicant: 杜邦帝人薄膜美国有限公司
Inventor： 威廉·阿拉斯代尔·麦克唐纳 , 弗兰克·普拉奇多 , 罗伯特·威廉·伊夫森
CPC classification number: H01L51/52 , B29C55/04 , H01L51/0097 , H01L51/5253 , H01L51/56 , H01L2251/5338 , H05K1/0393 , H05K3/0011 , H05K3/388 , H05K2201/0175 , H05K2203/0271 , H05K2203/1105 , H05K2203/165 , Y02E10/549 , Y02P70/521 , Y10T428/265
Abstract: 本发明涉及一种复合膜的制造方法和一种电子或者光电子器件的制造方法。所述方法包括以下步骤：(i)形成聚合物衬底层；(ii)至少在一个方向上拉伸该衬底层；(iii)在约19到75kg/m膜宽度范围内的张力的尺寸控制条件下，在高于衬底聚合物的玻璃转化温度但低于其熔化温度的温度下进行热定形；(iv)在高于衬底的聚合物玻璃转化温度但低于其熔化温度的温度下对该膜进行热稳定化；(v)应用平面化涂层组合物，使所述涂层衬底的表面表现出小于0.6nm的Ra值和/或小于0.8nm的Rq值；(vi)通过使用高能量气相沉积法提供厚度为2nm到1000nm的无机屏蔽层；以及，优选地，(vii)提供包括所述聚合物衬底层、所述平面化涂层和所述无机屏蔽层的复合膜，用作所述电子或者光电子器件中的衬底、以及所述复合膜和所述电子或者光电子器件本身。
-
公开(公告)号：CN102421725A
公开(公告)日：2012-04-18
申请号：CN201080019205.4
申请日：2010-03-26
Applicant: 库拉米克电子学有限公司
CPC classification number: H05K3/38 , C04B37/021 , C04B37/025 , C04B37/026 , C04B2235/95 , C04B2235/96 , C04B2235/9607 , C04B2237/062 , C04B2237/068 , C04B2237/12 , C04B2237/122 , C04B2237/124 , C04B2237/125 , C04B2237/368 , C04B2237/407 , C04B2237/704 , C04B2237/706 , C04B2237/708 , C04B2237/72 , H01L23/3735 , H01L2924/0002 , H05K1/0306 , H05K2201/0175 , H05K2201/0355 , Y10T428/12549 , Y10T428/2495 , Y10T428/26 , Y10T428/265 , Y10T428/266 , H01L2924/00
Abstract: 本发明涉及金属-陶瓷-基板，所述基板具有多层、板状陶瓷材料，且具有至少一个设置在所述陶瓷材料的表面侧的金属化，所述金属化通过直接键合(DCB方法)或活性焊料与陶瓷材料结合，其中所述陶瓷材料由至少一个由氮化硅构成的基层或内层构成，并且其中设置有至少一个金属化的陶瓷材料的表面侧由施加在至少一个基层上的由氧化陶瓷构成的中间层形成。
-
公开(公告)号：CN101695216B
公开(公告)日：2012-01-04
申请号：CN200910221707.4
申请日：2005-06-24
Applicant: 揖斐电株式会社
CPC classification number: H01L21/6835 , H01L21/4857 , H01L2221/68345 , H01L2221/68363 , H01L2224/05001 , H01L2224/16 , H01L2224/16235 , H01L2924/0102 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/19041 , H01L2924/30105 , H01L2924/3011 , H05K1/162 , H05K3/4602 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/09718 , H05K2203/0353 , Y10T29/435 , Y10T29/49117 , Y10T29/49124 , Y10T29/49128 , Y10T29/49147 , Y10T29/49155 , Y10T29/49165
Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中，上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40)，上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外，下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此，在所堆积的过程中，即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后，也能形成上部电极连接部(52)和下部电极连接部(51)。
-
公开(公告)号：CN101111128B
公开(公告)日：2011-01-12
申请号：CN200710108648.0
申请日：2007-06-07
Applicant: 三星电机株式会社
CPC classification number: H05K1/162 , H01G4/33 , H01G13/00 , H01L21/4857 , H01L23/50 , H01L2924/0002 , H05K2201/0108 , H05K2201/0175 , H05K2201/0179 , H05K2203/016 , H05K2203/107 , Y10T29/43 , Y10T29/49155 , Y10T29/49165 , H01L2924/00
Abstract: 本发明提供了一种利用激光剥离制造其中嵌入有具有介电膜的电容器的印刷电路板的方法，以及一种由此制造的电容器。在该方法中，在透明衬底上形成介电膜并热处理该介电膜。在热处理后的介电膜上形成第一导电层。将激光束从透明衬底的下方照射到所形成的叠层上，以使透明衬底从叠层分离。在透明衬底从叠层分离之后，在介电膜上形成具有预定图案的第二导电层。此外，在第一和第二导电层上形成绝缘层和第三导电层以使其以预定数量彼此交替。
-
公开(公告)号：CN101917819A
公开(公告)日：2010-12-15
申请号：CN201010244871.X
申请日：2006-06-13
Applicant: 揖斐电株式会社
Inventor： 苅谷隆
CPC classification number: H05K1/11 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L24/16 , H01L2224/131 , H01L2224/16 , H01L2224/81192 , H01L2224/81815 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01025 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01084 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H05K1/113 , H05K1/162 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。
-
-
-
-
-
-
-
-
-
Search Results
1580
records
(took 0.024 seconds)
