-
公开(公告)号：KR100779981B1
公开(公告)日：2007-11-28
申请号：KR1020050120416
申请日：2005-12-09
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 본 발명은 고성능 집적형 인덕터에 관한 것으로, 실리콘 기판상에 배치되며 고저항의 폴리로 이루어지는 중심 관통 패턴형 그라운드 차폐층, 및 그라운드 차폐층 상에 배치되며 바깥쪽 금속 라인 폭에 비해서 안쪽 금속 라인 폭이 작게 형성된 나선형 금속 배선을 포함한 집적형 인덕터를 제공하며, 인덕터의 충실도와 자기 공진 주파수를 동시에 향상시킬 수 있다.
인덕터, 집적형, 평면형, 나선형, 금속 배선, 폭, patterned ground shield-
公开(公告)号：KR100717993B1
公开(公告)日：2007-05-14
申请号：KR1020050089721
申请日：2005-09-27
Applicant: 한국전자통신연구원
CPC classification number: H03F3/189 , H03F3/45183 , H03F3/68
Abstract: 본 발명은 능동 바룬기에 관한 것으로, 외부로부터 단일 입력신호를 제공받아 상보성의 두 차동신호를 출력하기 위한 차동입력부와, 상기 차동입력부와 캐스캐이드(cascade) 형태로 연결되어 상기 차동입력부로부터 출력된 두 차동신호를 증폭하기 위한 차동증폭부를 포함함으로써, 반도체 회로(semiconductor circuit)에서 충분한 이득을 가지면서 원하는 대역폭을 가질 수 있는 효과가 있다.
능동 바룬기, RC 필터, 피드백 저항, 차동입력부, 차동증폭부Abstract translation: 本发明涉及一种活性巴润，它被接收通过对所述差分输入和所述差分输入部和所述级联型高速缓冲存储器ID（级联），以提供来自外部的单个输入信号用于从所述差分输入输出互补输出的两个差分信号 通过包括用于放大两个差分信号的差分放大器，具有在半导体电路中具有足够增益的同时可以获得期望带宽的效果。
-
公开(公告)号：KR100706605B1
公开(公告)日：2007-04-12
申请号：KR1020050087007
申请日：2005-09-16
Applicant: 한국전자통신연구원
IPC: H03L7/08
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 클럭 및 데이터 복원 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 특히 고속 직렬통신 등에서 NRZ 형태의 비주기적 수신 데이터로부터 클럭과 데이터를 복원함에 있어서, 수신된 데이터와 같은 속도로 동작하는 전압제어 발진기와 위상 검출기 대신에, 수신된 데이터의 1/4 속도로 동작하는 전압제어 발진기와 위상 검출기 및 상기 위상 검출기에 적합한 전하 펌프를 이용하여, 전류 소모를 줄이고 집적화가 용이한 클럭 및 데이터 복원 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 클럭 및 데이터 복원 장치에 있어서, 주파수/위상 검출수단, 제1 전하펌핑수단, 다중화수단, 필터링수단, 수신 데이터의 1/4 속도로 동작하는 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화될 때까지와 데이터가 수신되지 않을 경우에 상기 전압제어 발진수단을 초기화시키는 제1 루프; 수신 데이터의 1/4 속도로 동작하는 위상검출수단, 상기 위상검출수단에 적합한 제2 전하펌핑수단, 상기 다중화수단, 상기 필터링수단, 수신 데이터의 1/4 속도로 동작하는 상기 전압제어 발진수단으로 구성되며, 상기 전압제어 발진수단의 초기 발진 주파수가 초기화된 후 데이터를 정상적으로 수신하는 동안 동작하는 제2 루프; 궤환된 클럭 신호와 기준 클럭 신호의 주파수 차이를 비교하여 미리 설정된 주파수 정확도 내에 있는지를 판별하여, 상기 다중화수단을 통해 상기 제1 루프 혹은 제2 루프 중 하나를 선택 동작시키는 주파수 락 검출수단; 및 상기 전압제어 발진수단의 궤환된 클럭 신호를 이용하여 수신 데이터로부터 데이터를 복원하는 데이터 복원수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 고속 직렬통신 등에 이용됨.
클럭 및 데이터 복원, 위상 검출기, 주파수/위상 검출기, 전압제어 발진기, 고속 직렬통신-
公开(公告)号：KR1020070030473A
公开(公告)日：2007-03-16
申请号：KR1020050085164
申请日：2005-09-13
Applicant: 한국전자통신연구원
IPC: G11C5/14
Abstract: 본 발명은 스타트업(start-up)모듈 및 이를 이용한 바이어스 전원공급장치에 관한 것으로, 기준전압발생기가 정상상태의 자체 동작전류를 생성하도록 하기 위해 기준전압발생기내 하이 임피던스의 특정 노드전압 값을 제공받아 기설정된 기준전압값 이상인지를 판별하는 판별부와 상기 판별부로부터 판별된 결과값에 따라 상기 특정 노드전압값을 낮추기 위해 구동전류값을 생성하는 전류구동부를 포함함으로써, 기준전압발생기의 동작점이 제로(zero)상태로 되는 것을 방지하고, 빠른 시간내에 정상상태를 유지할 수 있도록 한다. 아울러 본 발명은 전력 소모가 적을 뿐만 아니라 단순한 회로구성과 저전압 동작이 가능하여 낮은 공급전원 시스템에도 적용할 수 있는 효과가 있다.
바이어스 전원공급장치, 밴드갭 기준전압발생기, 스타트업모듈, 판별부, 전류구동부-
公开(公告)号：KR1020060068593A
公开(公告)日：2006-06-21
申请号：KR1020040107322
申请日：2004-12-16
Applicant: 한국전자통신연구원
CPC classification number: H03L7/187 , H03B2200/0058 , H03L7/0891 , H03L7/093 , H03L7/097 , H03L7/099
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 전압 제어 발진 장치 및 그를 이용한 튜닝 시스템에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 종래의 전압 제어 발진 장치와 달리 발진을 일으키기 위하여 고정된 차동 입력 전압을 인가하지 않고 두개의 수동 저항과 능동 저항(제 1 트랜스컨덕터로 구현)으로 구성된 입력전압 생성수단을 통해 트랜스컨덕턴스 제어신호(Vc)에 따라 가변 가능한 차동 DC(direct current) 입력 전압을 생성하고 이를 제 2 트랜스컨덕터로 인가되도록 함으로써, 설계 환경 변화에 대한 영향이 최소화 되고 트랜스컨덕턴스(gm)가 고속으로 제어될 수 있는, 전압 제어 발진 장치 및 그를 이용한 튜닝 시스템을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 전압 제어 발진 장치에 있어서, 외부로부터 입력받은 트랜스컨덕턴스 제어전압(Vc)에 따라 가변되는 두개의 차동 DC(direct current) 입력 전압(VH, VL)을 생성하기 위한 입력전압 생성수단; 상기 입력전압 생성수단에서 생성한 차동 DC 입력 전압(VH, VL)을 입력전압 선택 제어신호( )에 따라 선택하여 적분수단에 지속적으로 교차하여 인가하기 위한 입력전압 선택수단; 상기 트랜스컨덕턴스 제어전압(Vc)의 반전 신호와 상기 입력전압 선택수단으로부터 전달받은 차동 DC 입력 전압의 전압차(VH-VL)에 따라 차동 출력 전류를 발생시켜 충방전하기 위한 상기 적분수단; 및 상기 적분수단에서 충방전한 두개의 적분 전압을 비교·판단하여 입력전압 선택 제어신호( )를 상기 입력전압 선택수단과 외부기기로 출력하기 위한 제어신호 판별/출력수단을 포함함.
4. 발명의 중요한 용도
본 발명은 디지털 클럭발생기, 주파수 합성기, 및 필터 튜닝 장치 등에 이용됨.
트랜스컨덕터, 트랜스컨덕턴스(gm), 차동 DC 입력 전압 생성, 전압 제어 발진 장치, 튜닝 시스템, 클럭발생기, 능동 필터-
Patent Agency Ranking
公开(公告)号：KR1020060061750A
公开(公告)日：2006-06-08
申请号：KR1020050033742
申请日：2005-04-22
Applicant: 한국전자통신연구원
CPC classification number: H03F1/223 , H03F1/0211 , H03F1/56 , H03F2200/555
Abstract: 본 발명은 고주파 특성을 저하시키지 않으면서 딥 서브마이크론 트랜지스터의 항복전압이 낮은 문제를 해결하여 전력이득 및 출력전력을 높이고, 입출력 정합상태 및 선형성을 저하시키지 않으면서 저출력 모드에서의 효율성을 증가시킬 수 있는 전력 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명에서는 입력신호를 입력받아 증폭하는 제1 트랜지스터와, 상기 제1 트랜지스터와 직렬접속되어 직류 바이어스 전압에 의해 동작되는 제2 트랜지스터로 이루어진 캐스코드와, 상기 캐스코드와 출력단 사이에 접속되어 동적 바이어스에 의해 동작되며, 상기 제2 트랜지스터를 통해 전달된 신호를 재증폭하여 상기 출력단으로 출력하는 제3 트랜지스터와, 상기 출력단과 접지전압원 사이에 직렬접속된 제1 및 제2 캐패시터로 이루어지며, 상기 제1 및 제2 캐패시터를 통해 상기 출력단으로 출력되는 출력신호를 분배하여 상기 제3 트랜지스터의 게이트로 상기 동적 바이어스를 공급하는 전압 분배부를 포함하는 전력 증폭기를 제공한다.
전력 증폭기, 삼중 캐스코드, 동적 바이어스Abstract translation: 本发明可以提高效率，如果增加功率增益和输出功率击穿和电压是正确的低的问题在不降低高频特性站在深亚微米晶体管，降低输入和输出匹配状态和线性站在低功率模式， 共射共基放大器电路，其包括接收并放大输入信号的第一晶体管和与所述第一晶体管串联连接且由DC偏置电压操作的第二晶体管; 所述级联和被连接在输出端子由一个动态偏置，所述第三晶体管之间串联连接的操作，以重新扩增通过第二输出晶体管传递到所述输出端子，输出端子和地电压源，所述的信号之间 1和第二电容器，以及第一和第二 并通过面板电容器分发的输出信号被输出到输出端子到第三晶体管的栅极提供了包含电压分配单元，用于提供动态偏置的功率放大器。
-
公开(公告)号：KR1020060036700A
公开(公告)日：2006-05-02
申请号：KR1020040085772
申请日：2004-10-26
Applicant: 한국전자통신연구원
IPC: H03L7/095
CPC classification number: G01R23/10 , G01R23/005
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 주파수 락 검출기(Frequency lock detector)에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 위상이 동기가 되지 않은 두 클럭 신호의 주파수를 비교하여 주파수 락을 판별하는데 있어, 원하는 주파수 정확도가 매우 높을 경우에 복잡도가 카운트 횟수(N)에 따라 증가하는 두 개의 카운터를 사용하는 종래 기술과 달리, 하나의 카운터와 복잡도가 카운트 횟수(N)에 따라 증가하지 않는 클럭 개수의 차이를 검출하는 클럭 개수 차이 검출부를 이용하여 집적화가 용이한 주파수 락 검출기를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 주파수 락 검출기에 있어서, 외부로부터 기준 클럭 신호를 입력받아 기준 클럭 신호의 클럭 개수를 카운트하기 위한 카운터; 상기 외부로부터 입력받은 기준 클럭 신호와, 상기 기준 클럭 신호와 서로 위상이 동기되지 않은 복원된 클럭 신호의 클럭 개수 차이를 검출하기 위한 클럭 개수 차이 검출부; 및 상기 카운터와 상기 클럭 개수 차이 검출부의 결과값을 이용하여 주파수 락을 판별하기 위한 락 판별부를 포함한다.
4. 발명의 중요한 용도
본 발명은 고속 직렬 통신 등을 위한 클럭 데이터 복원회로 등에 이용됨.
주파수 락 검출, 위상 비동기, 하나의 카운터, 클럭 개수 차이 검출, 집적화-
公开(公告)号：KR100444179B1
公开(公告)日：2004-08-09
申请号：KR1020020002493
申请日：2002-01-16
Applicant: 한국전자통신연구원
IPC: H03H11/32
CPC classification number: H03D7/1441 , H03B5/1209 , H03B5/1228 , H03D2200/0023 , H03D2200/0043 , H03D2200/009
Abstract: The present invention relates to a local oscillator balun using an inverting circuit. The local oscillator balun using an inverting circuit comprises a complementary output converting circuit for amplifying a weak signal as a single signal from a local oscillator to produce two signals; a differential amplification circuit for producing two signals having a given amplitude from the two signals of said complementary output converting circuit; and an inverting circuit for inverting the two signals of the differential amplification circuit. Thus, a complementary signal having the maximum amplification and small phase difference can be produced. Therefore, the present invention can implement the maximum gain and small local oscillating leakage of the frequency mixer in a Gilbert type high frequency double balance frequency mixer.
Abstract translation: 本发明涉及一种使用反相电路的本地振荡器巴伦。 使用反相电路的本地振荡器巴伦包括互补输出转换电路，用于将来自本地振荡器的弱信号放大为单个信号以产生两个信号; 差分放大电路，用于从所述互补输出转换电路的两个信号中产生具有给定幅度的两个信号; 以及用于反相差分放大电路的两个信号的反相电路。 因此，可以产生具有最大放大率和小相位差的互补信号。 因此，本发明可以实现吉尔伯特型高频双平衡混频器中混频器的最大增益和小的本地振荡泄漏。
-
公开(公告)号：KR100441463B1
公开(公告)日：2004-07-23
申请号：KR1020010085164
申请日：2001-12-26
Applicant: 한국전자통신연구원
IPC: H04L27/18
CPC classification number: H03B27/00 , H03B5/1209 , H03B5/1228 , H03B5/1231 , H03B5/1268 , H03B2201/0208
Abstract: An active quadrature signal generator produces poly-phase quadrature signals necessary in high frequency transmit and receive elements of a communication system. The quadrature signals are produced using the phase difference between a load representing a low-pass filter characteristic and a load representing a high-pass filter characteristic and the quadrature signal is then used in the differential structure to produce amplified signal having 4 quadrature phases. The device can reduce a loss characteristic of the signal and additional power consumption for compensating for it in a common poly-phase quadrature filter having only conventional resistors and capacitor.
Abstract translation: 有源正交信号发生器产生通信系统的高频发射和接收元件所需的多相正交信号。 利用表示低通滤波器特性的负载与表示高通滤波器特性的负载之间的相位差来产生正交信号，然后在差分结构中使用正交信号以产生具有4个正交相位的放大信号。 该装置可以降低信号的损耗特性和额外的功耗，以在仅具有常规电阻器和电容器的公共多相正交滤波器中对其进行补偿。
-
公开(公告)号：KR1020040054439A
公开(公告)日：2004-06-25
申请号：KR1020020081477
申请日：2002-12-18
Applicant: 한국전자통신연구원
IPC: H03K3/027
CPC classification number: H03K3/356104 , H03K3/012 , H03K23/667
Abstract: PURPOSE: A flipflop using complementary clocking and a prescaler using the same are provided to improve the current driving capacity by using the complementary relation between an NMOS transistor and a PMOS transistor. CONSTITUTION: A first p-type transistor(mp11) is connected between a supply voltage supply unit and the first node to receive data. A second p-type transistor(mp12) is connected between the first and the second nodes to receive the first clock. A first n-type transistor(mn11) is connected between the second node and the ground to receive the data. A third p-type transistor(mp13) is connected between the supply voltage supply unit and the third node. A second n-type transistor(mn12) is connected between the third and the fourth nodes to receive the first clock. A third n-type transistor(mn13) is connected between the fourth node and the ground. A fourth p-type transistor(mp14) is connected between the supply voltage supply unit and an output terminal. A fourth n-type transistor(mn14) is connected between the output terminal and the ground to receive the second clock. A fifth n-type transistor is connected between the first and the second nodes to receive the second clock. A fifth p-type transistor is connected between the third and the fourth nodes to receive the second clock.
Abstract translation: 目的：提供使用互补时钟的触发器和使用其的预分频器，以通过使用NMOS晶体管和PMOS晶体管之间的互补关系来提高电流驱动能力。 构成：第一个p型晶体管（mp11）连接在电源电压单元和第一个节点之间以接收数据。 第二p型晶体管（mp12）连接在第一和第二节点之间以接收第一时钟。 第一n型晶体管（mn11）连接在第二节点和地之间以接收数据。 第三p型晶体管（mp13）连接在电源电压单元和第三节点之间。 第二n型晶体管（mn12）连接在第三和第四节点之间以接收第一时钟。 第三n型晶体管（mn13）连接在第四节点和地之间。 第四个P型晶体管（mp14）连接在电源电压单元和输出端子之间。 第四n型晶体管（mn14）连接在输出端和地之间以接收第二时钟。 第五n型晶体管连接在第一和第二节点之间以接收第二时钟。 第五个p型晶体管连接在第三和第四个节点之间以接收第二个时钟。
-
-
-
-
-
-
-
-
-
Search Results
276
records
(took 0.055 seconds)
