-
公开(公告)号：CN101031806A
公开(公告)日：2007-09-05
申请号：CN200580032747.4
申请日：2005-09-21
Applicant: 爱德万测试株式会社
Inventor： 桥本好弘
IPC: G01R31/28
CPC classification number: G01R31/2841 , G01R19/16552 , G01R31/31924
Abstract: 本发明是有关于一种电源装置，其包括：连接电阻，其使电子装置的电源电流供给至电子装置；低通滤波器，其使电流输出部的输出电压通过；并列负载部，其在接收电流减少信号时消耗该输出电流的一部份中的部份电流，在接收电流增加信号时停止接收上述的部份电流；偏移加算部，其使偏移电压已相加至该低通滤波器的输出电压后的电压输出；以及差值检出部，在该连接电阻的装置侧端部的电位较由该偏移加算部的输出电压减掉基准电位差后所得的基准电压还小时，使该电流增加信号供给至该并列负载部，该装置侧端部的电位成为较基准电压还大时，使该电流减少信号供给至该并列负载部。该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差变化时调整该偏移电压。
-
公开(公告)号：CN101027566A
公开(公告)日：2007-08-29
申请号：CN200580032272.9
申请日：2005-09-21
Applicant: 爱德万测试株式会社
IPC: G01R31/28
CPC classification number: G06F17/5022 , G01R31/3183 , G01R31/318357 , G06F11/263
Abstract: 本发明提供一种测试模拟器，其用来模拟半导体装置的测试，此测试模拟器包括：测试图样(pattern)保持组件，其保持着应施加至半导体装置的既存的测试图样；装置输出保持组件，其在施加既存的测试图样至半导体装置中时预先保持着应由半导体装置所得到的输出；测试图样产生组件，其产生应施加至半导体装置中的新的测试图样；测试图样判断组件，其判断“新的测试图样是否与既存的测试图样相同”；以及模拟跳过(skip)组件，在新的测试图样与既存的测试图样相同的情况下，不对半导体装置施加新的测试图样，借由装置输出保持组件中的输出被读出，以作为由半导体装置对新的测试图样所发出的输出，以跳过此模拟测试的至少一部分。
-
公开(公告)号：CN1954226A
公开(公告)日：2007-04-25
申请号：CN200580015920.X
申请日：2005-05-13
Applicant: 爱德万测试株式会社
Inventor： 木村浩树
IPC: G01R31/28
CPC classification number: G01R19/0007 , G01R19/1658
Abstract: 本发明是有关一种振动检测装置，其即为本发明权利要求第一项所述的振动检测装置，其检测信号的振动，且包括：高通滤波器，产生已去除了信号的直流成分的交流信号；限幅电路，产生将交流信号的振幅电平限制在预先给予的电平或该电平以下的限幅信号；积分电路，积分该限幅信号的预定期间的波形；以及比较器，根据经积分电路所积分的值，来检测信号是否振动。该振动检测装置可更包括绝对值电路，将交流信号的负信号成分转换为正信号成分，且也可更包括绝对值电路，将限幅信号的负信号成分转换为正信号成分。
-
公开(公告)号：CN1938788A
公开(公告)日：2007-03-28
申请号：CN200580010169.4
申请日：2005-03-25
Applicant: 爱德万测试株式会社
Inventor： 佐藤新哉
CPC classification number: G11C29/028 , G11C29/50012 , G11C29/56 , G11C29/56012
Abstract: 本发明的测试装置包括：时序比较器，以选通信号的时序获取从被测试存储器所输出的输出信号的输出值；逻辑比较器，将时序比较器所获取的输出值与预先生成的期待值进行比较，并输出比较结果；以及相位调整控制电路，根据逻辑比较器所输出的比较结果，而调整选通信号的时序。而且，本发明的测试装置还包括：第1可变延迟电路，其使选通信号延迟以提供给时序比较器，而相位调整控制电路根据逻辑比较器所输出的比较结果，设定第1可变延迟电路的延迟量。
-
公开(公告)号：CN1873425A
公开(公告)日：2006-12-06
申请号：CN200610083517.7
申请日：2006-05-30
Applicant: 爱德万测试株式会社
CPC classification number: G01R31/2889
Abstract: 本发明提供一种半导体测试装置，其具有：测试头体，其具有用于处理测试信号的信号模块；多个连接电缆，其与所述信号模块电气地连接并在它们的末端处具有连接器插脚；多种类型的连接器外壳，用于固持多个连接器插脚；接口板，其具有设置在所述测试头体的一个面上的板体，和分别可移除地附接到所述板体的多个连接器区块，所述连接器区块容纳所述多种类型中的任一类型的多个数目的连接器外壳；和性能板，用于可移除地固持所述电子器件，且用于通过附接到所述接口板来将所述多个连接器插脚电气地连接到所述电子器件。
-
Patent Agency Ranking
公开(公告)号：CN1842715A
公开(公告)日：2006-10-04
申请号：CN200480024340.2
申请日：2004-09-10
Applicant: 爱德万测试株式会社
Inventor： 佐藤浩
IPC: G01R31/28
CPC classification number: G01R31/31937 , G01R31/3191
Abstract: 一种测试装置，具有测试模块、主信号供给部，及从信号供给部。测试模块供给至电子元件。主信号供给部依照被给予的时序信号的相位而生成第一时序信号，并将其供给到测试模块。从信号供给部接收自主信号供给部而来的时序信号，生成第二时序信号并供给到测试模块，此第二时序信号用以控制测试模块提供给电子元件的测试图案。从信号供给部具有相位调整电路，其通过延迟自主信号供给部接收的时序信号，使主信号供给部输出第一时序信号的时序，与从信号供给部输出第二时序信号的时序约略相同。
-
公开(公告)号：CN1833173A
公开(公告)日：2006-09-13
申请号：CN200480022785.7
申请日：2004-09-08
Applicant: 爱德万测试株式会社
Inventor： 内藤隆
IPC: G01R31/28
CPC classification number: G01R31/31905 , G01R31/2893
Abstract: 一种半导体测试装置包括测试装置主体、测试头、电缆及可动支持部。其中，测试装置主体是产生测试图案(信号)给与半导体元件。测试头，是与半导体元件接触，将测试主体所产生的测试图案(信号)给与半导体元件。电缆是从测试装置主体向测试头传送测试图案。可动支持部是保持电缆的同时，在电缆产生张力的场合向解除该张力的方向加以移动。
-
公开(公告)号：CN1802570A
公开(公告)日：2006-07-12
申请号：CN200480015581.0
申请日：2004-06-04
Applicant: 爱德万测试株式会社
IPC: G01R31/3181
CPC classification number: G01R31/31922 , G01R31/31928
Abstract: 一种测试装置，其具有生成第1基准时钟脉冲的第1基准时钟脉冲生成部；根据第1基准时钟脉冲，生成第1测试速率时钟脉冲的第1测试速率生成部；根据第1测试速率时钟脉冲，将第1测试图形供给至电子元件的第1驱动部；生成第2基准时钟脉冲的第2基准时钟脉冲生成部；使第2基准时钟脉冲与第1测试速率时钟脉冲相位同步的第1相位同步部；根据相位同步的第2基准时钟脉冲，生成第2测试速率时钟脉冲的第2测试速率生成部；以及根据第2测试速率时钟脉冲，将第2测试图形供给至电子元件的第2驱动部。
-
公开(公告)号：CN1784609A
公开(公告)日：2006-06-07
申请号：CN200480009690.1
申请日：2004-02-16
Applicant: 爱德万测试株式会社
IPC: G01R31/319 , G01R31/3183 , G06F11/263
CPC classification number: G01R31/31907 , G01R31/318307 , G01R31/318342
Abstract: 本发明描述了一种用于例如自动测试装置(ATE)等的使用面向对象结构的半导体测试系统的测试程序。本发明提供一种以通用面向对象结构(例如，C++对象和类)来描述测试系统资源、测试系统配置、模块配置测试序列、测试计划、测试条件、测试模式和计时信息的方法。特定而言，程序开发的模块性适用于开发开放式架构半导体测试系统的测试程序。
-
公开(公告)号：CN1781029A
公开(公告)日：2006-05-31
申请号：CN200480011478.9
申请日：2004-03-12
Applicant: 爱德万测试株式会社
Inventor： 熊木德雄
IPC: G01R31/3183
CPC classification number: G01R31/31928 , G01R31/31921
Abstract: 本发明是有关于一种测试装置、测试装置的程式、测试图案记录媒体以及测试装置的控制方法。该测试装置用以测试被测试元件，其中使用于被测试元件的测试的测试图案档案是包括多数个分割图案记录区域，以记录多数个分割图案，该些分割图案是分割用来测试该被测试元件的测试图案。前述测试装置具备多数个变换处理部，彼此并行地变换在互相不同的该些分割图案记录区域所记录的该些分割图案；以及测试图案产生器，用以供应被该些变换处理部所变换的该测试图案给被测试元件。
-
-
-
-
-
-
-
-
-
Search Results
393
records
(took 0.046 seconds)
