公开(公告)号：FR3056826A1

公开(公告)日：2018-03-30

申请号：FR1659175

申请日：2016-09-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GOURVEST EMMANUEL ,  LE FRIEC YANNICK ,  FAVENNEC LAURENT

IPC: H01L27/24 ,  G11C11/21 ,  H01L45/00

Abstract: L'invention concerne un ensemble de deux cellules mémoire à changement de phase comprenant : deux premiers vias (32, 33) en un premier métal tel que le tungstène ; un via central (34) situé entre les premiers vias (32, 33), la partie inférieure du via central (34) étant en le premier métal et sa partie supérieure (44) en un second métal tel que le cuivre ; un élément résistif (48) sur chacun des premiers vias (32, 33) ; et une couche de matériau à changement de phase en contact avec des sommets des éléments résistifs (48).

公开(公告)号：FR3056333A1

公开(公告)日：2018-03-23

申请号：FR1658898

申请日：2016-09-22

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： CROCHERIE AXEL ,  MALINGE PIERRE EMMANUEL MARIE

IPC: H01L27/146 ,  H04N5/33

Abstract: Le capteur d'images intégré à illumination face arrière comprend au moins un pixel (PIX) comprenant une région active semiconductrice (1) possédant une première face (10) et une deuxième face (11) et contenant une photodiode (3), une lentille convergente (L) située en regard de la première face (10) de ladite région active (10) et configurée pour diriger les rayons lumineux (r1) arrivant sur la lentille (L) vers une zone centrale (12) de la région active (1). La région active (1) comprend au moins un élément diffractant (5) ayant un indice optique différent de l'indice optique de la région active (1) et situé au moins en partie dans ladite zone centrale (12) au niveau de l'une desdites faces (10, 11) de la région active.

公开(公告)号：FR3048288B1

公开(公告)日：2018-03-23

申请号：FR1651570

申请日：2016-02-25

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： MONFRAY STEPHANE ,  HIBLOT GASPARD

IPC: G01R19/165

Abstract: Le détecteur électronique intégré est configuré pour détecter l'apparition d'une variation de potentiel sur sa borne d'entrée et comporte un transistor MOS (11) dont le drain (D) forme une borne de sortie, et dans lequel la variation du courant de drain (Id) est représentative de ladite variation de potentiel sur la borne d'entrée. Le détecteur comprend en outre un transistor bipolaire (12) dont la base forme la borne d'entrée et dont le collecteur (C) est électriquement connecté à la grille (G) du transistor MOS, et possède une première configuration dans laquelle le transistor bipolaire (12) est passant et le transistor MOS est bloqué, et une deuxième configuration dans laquelle le transistor bipolaire (12) est bloqué et le transistor MOS (11) est dans un fonctionnement sous-seuil, le détecteur étant configuré pour passer de sa première configuration à sa deuxième configuration lors de l'apparition de ladite variation de potentiel.

公开(公告)号：FR3047565B1

公开(公告)日：2018-03-09

申请号：FR1650947

申请日：2016-02-05

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： CLERC SYLVAIN ,  GASIOT GILLES

IPC: G01R31/3183

公开(公告)号：FR3055470A1

公开(公告)日：2018-03-02

申请号：FR1658043

申请日：2016-08-30

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335

Abstract: L'invention concerne un procédé de fabrication d'un transistor à effet de champ à grille entourante, comprenant : a) former au moins une barre semiconductrice suspendue au-dessus d'un support semiconducteur ; b) former sur le support, par lithogravure d'une couche d'HSQ, au moins deux grilles sacrificielles distantes de moins de 40 nm et traversées par la barre, de sorte qu'un fond isolant (72) subsiste sur le support entre les grilles sacrificielles, la barre passant au-dessus du fond isolant ; c) faire croître deux zones de drain-source (42, 80) de part et d'autre de l'une des grilles sacrificielles par épitaxie à partir de portions apparentes de la barre, l'une au moins des zones de drain-source (80) reposant sur le fond isolant ; d) retirer les grilles sacrificielles à l'exception de portions inférieures (60) situées en dessous de la barre ; et e) former des grilles isolées aux emplacements des parties retirées à l'étape d).

公开(公告)号：FR3055463A1

公开(公告)日：2018-03-02

申请号：FR1658080

申请日：2016-08-31

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： ABOUZEID FADY ,  GASIOT GILLES

IPC: G11C11/412 ,  H01L23/62

Abstract: L'invention concerne un élément de mémorisation comprenant deux inverseurs CMOS (10, 11), couplés tête-bêche entre deux noeuds (52, 53) ; et un transistor MOS (51), connecté en condensateur entre lesdits noeuds (52, 53).

公开(公告)号：FR3030112B1

公开(公告)日：2018-02-02

申请号：FR1462372

申请日：2014-12-12

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  SOCPRA SCIENCES ET GENIE SEC

Inventor： COLLIN LOUIS-MICHEL ,  FRECHETTE LUC ,  LHOSTIS SANDRINE

IPC: H01L23/40 ,  H01L23/34

Abstract: L'invention concerne un assemblage d'une puce (3) de circuits intégrés et d'une plaque (5), dans lequel au moins un canal (15) disposé entre la puce et la plaque s'étend d'un bord à un autre bord de la plus petite de la puce ou de la plaque, et est délimité par des parois latérales métalliques (17) s'étendant au moins partiellement d'une face de la puce à une face en regard de la plaque.

公开(公告)号：FR3005309B1

公开(公告)日：2016-03-11

申请号：FR1354045

申请日：2013-05-02

Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BARRAUD SYLVAIN ,  MORAND YVES

IPC: B81C1/00 ,  H01L21/335 ,  H01L27/088

Abstract: Réalisation d'un dispositif microélectronique sur un substrat de type semi-conducteur sur isolant, le dispositif étant doté d'un transistor d'un type donné dont la structure de canal est formée de barreau(x) semi-conducteur(s) (1301,...,1306), une zone diélectrique différente de la couche isolante du substrat étant prévue, en remplacement de la couche isolante, en regard de la structure de canal du transistor, spécifiquement pour ce type donné de transistor

公开(公告)号：EP1964171A2

公开(公告)日：2008-09-03

申请号：EP06841455.6

申请日：2006-12-19

Applicant: Koninklijke Philips Electronics N.V. ,  ST Microelectronics Crolles 2 SAS

Inventor： GOSSET, Laurent ,  ARNAL, Vincent

IPC: H01L23/473

CPC classification number: H01L23/473 ,  H01L21/7682 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The present invention relates to an integrated-circuit device and to a method for fabricating an integrated-circuit device with an integrated fiuidic-cooling channel. The method comprises forming recesses in a dielectric layer sequence at desired lateral positions of electrical interconnect segments and at desired lateral positions of fiuidic-cooling channel segments. A metal filling is deposited in the recesses of the dielectric layer sequence so as to form the electrical interconnect segments and to form a sacrificial filling in the fiuidic-cooling channel segments. Afterwards, the sacrificial metal filling is selectively removed from the fiuidic- cooling channel segments.

公开(公告)号：FR3142601B1

公开(公告)日：2025-04-25

申请号：FR2212257

申请日：2022-11-24

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： BAH THIERNO MOUSSA ,  GOURAUD PASCAL ,  GROS D'AILLON PATRICK ,  PREVOST EMILIE

IPC: H01L21/76 ,  H01G2/00

Abstract: Fabrication d'une tranchée isolante La présente description concerne un procédé de fabrication d'une tranchée isolante dans un substrat (301), pour un dispositif électronique, comprenant les étapes successives suivantes : (a) remplir une tranchée (302) formée dans ledit substrat (301) avec un premier matériau isolant (303) ; (b) déposer une première couche d'arrêt de gravure (305) sur ledit premier matériau (303) ; (c) déposer une deuxième couche (306) d'un deuxième matériau isolant sur ladite première couche d'arrêt de gravure (305) ; (d) graver jusqu'à la couche d'arrêt de gravure (305) ; et (e) déposer une troisième couche en un troisième matériau étanche (308). Figure pour l'abrégé : Fig. 3