公开(公告)号：KR100794309B1

公开(公告)日：2008-01-11

申请号：KR1020060076316

申请日：2006-08-11

Applicant: 삼성전자주식회사

Inventor： 이윤기 ,  이덕형

IPC: H01L27/146

CPC classification number: H01L27/14627 ,  H01L27/14621 ,  H01L27/14685

Abstract: An image sensor and a manufacturing method thereof are provided to minimize a light loss by decreasing a variation in focal lengths of red, blue, and green beams. An image sensor includes photo-electric conversion regions(52), gates(54), a color filter(58), a line layer(56), and a microlens(60). The photo-electric conversion regions and the gates are formed on a semiconductor substrate and constitute pixel regions. The color filter is formed on the photo-electric conversion region. The line layer is formed to be apart from the gates. The line layer opens restrictively the pixel regions. The microlens is formed using an apochromatic material on the color filter corresponding to the respective photo-electric conversion regions. The microlens has a crystal structure of fluorite.

Abstract translation: 提供了一种图像传感器及其制造方法，通过减小红色，蓝色和绿色光束的焦距的变化来最小化光损失。 图像传感器包括光电转换区域（52），门（54），滤色器（58），线层（56）和微透镜（60）。 光电转换区域和栅极形成在半导体衬底上并构成像素区域。 滤光器形成在光电转换区域上。 线层形成为离开门。 线层限制性地打开像素区域。 使用对应于各个光电转换区域的滤色器上的消色差材料形成微透镜。 微透镜具有萤石的晶体结构。

公开(公告)号：KR100791346B1

公开(公告)日：2008-01-03

申请号：KR1020060122244

申请日：2006-12-05

Applicant: 삼성전자주식회사

Inventor： 이윤기 ,  이덕형 ,  문창록 ,  황성호 ,  권두원 ,  유길상 ,  신승훈

IPC: H01L27/146

CPC classification number: H01L27/14623 ,  H01L27/1464 ,  H01L27/14685

Abstract: A method for fabricating an image sensor and an image sensor fabricated thereby are provided to remove an additional etching and a passivation layer by forming a light shielding layer of an optical black region with an organic material for shielding light. A semiconductor substrate including an active pixel sensor region(10) and an optical black region(20) is provided. A plurality of photoelectric conversion elements(110) are formed in the active pixel sensor region and the optical black region which are adjacent to a front surface of the semiconductor substrate. A wiring is formed on a top of a front surface of the semiconductor substrate in order to transmit signals of the photoelectric conversion elements. A polishing process is performed to polish a backside of the semiconductor substrate which is positioned opposite to the wiring. An organic layer pattern(400a) for shielding light is formed on the backside of the semiconductor substrate in order to cover the optical black region.

Abstract translation: 提供一种用于制造图像传感器的方法和由此制造的图像传感器，以通过用用于屏蔽光的有机材料形成光学黑色区域的遮光层来除去附加蚀刻和钝化层。 提供了包括有源像素传感器区域（10）和光学黑色区域（20）的半导体衬底。 在与半导体衬底的前表面相邻的有源像素传感器区域和光学黑色区域中形成多个光电转换元件（110）。 为了传输光电转换元件的信号，在半导体衬底的前表面的顶部上形成布线。 进行抛光处理以抛光与布线相对定位的半导体衬底的背面。 为了覆盖光学黑色区域，在半导体衬底的背面形成用于屏蔽光的有机层图案（400a）。

公开(公告)号：KR100764061B1

公开(公告)日：2007-10-08

申请号：KR1020060121670

申请日：2006-12-04

Applicant: 삼성전자주식회사

Inventor： 황성호 ,  이덕형 ,  문창록

IPC: H01L27/146

CPC classification number: H01L27/14625 ,  H01L27/14632 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14685 ,  H01L27/14687 ,  H01L31/02165 ,  H01L31/02327

Abstract: An image sensor and its forming method are provided to enhance a photo sensitivity by re-supplying the light into a photo diode using a base multi-layered reflection layer. An image sensor includes a pixel semiconductor pattern(110a) arranged on a substrate(300), an interlayer dielectric, a photo diode, a base multi-layered reflection layer and a sidewall multi-layered reflection layer. The interlayer dielectric is formed on the pixel semiconductor pattern and the substrate. The photo diode(145) is formed in the pixel semiconductor pattern. The base multi-layered reflection layer(155a) is interposed between the photo diode and the interlayer dielectric. The sidewall multi-layered reflection layer(220) is arranged on a sidewall of the pixel semiconductor pattern.

Abstract translation: 提供了图像传感器及其形成方法，以通过使用基底多层反射层将光再次供应到光电二极管中来增强光敏性。 图像传感器包括布置在基板（300）上的像素半导体图案（110a），层间电介质，光电二极管，基底多层反射层和侧壁多层反射层。 在像素半导体图案和基板上形成层间电介质。 光电二极管（145）形成在像素半导体图案中。 基底多层反射层（155a）介于光电二极管和层间电介质之间。 侧壁多层反射层（220）布置在像素半导体图案的侧壁上。

公开(公告)号：KR100712524B1

公开(公告)日：2007-04-30

申请号：KR1020050072997

申请日：2005-08-09

Applicant: 삼성전자주식회사

Inventor： 정종완 ,  이덕형

IPC: H01L27/146

CPC classification number: H01L27/14689 ,  H01L27/14603 ,  H01L27/14609 ,  H01L27/14643 ,  Y10S438/964

Abstract: 필 팩터(fill factor)를 감소시키지 않으면서도 플리커 노이즈를 감소시킬 수 있는 CMOS 이미지 센서 및 그 제조방법을 개시한다. 개시된 CMOS 이미지 센서는 소정 부분에 굴곡부를 갖는 액티브 영역이 한정된 반도체 기판을 포함한다. 상기 액티브 영역의 소정 부분에 트랜스퍼 게이트, 리셋 게이트, 드라이브 게이트 및 선택 게이트가 소정 거리를 두고 이격 배치된다. 상기 게이트들과 반도체 기판 사이에는 게이트 절연막이 각각 개재되어 있으며, 상기 트랜스퍼 게이트 일측의 액티브 영역에 포토 다이오드가 형성되고, 상기 트랜스퍼 게이트 타측, 상기 리셋 게이트의 양측, 상기 드라이브 게이트 양측 및 선택 게이트의 양측 각각에 접합 영역이 형성된다. 이때, 상기 드라이브 게이트는 상기 굴곡부 상부에 배치되어, 상기 드라이브 게이트의 표면적을 증대시킨다.
플리커(flicker), 소스 팔로워(source follower), 드라이브 트랜지스터, 굴곡부(recess),

公开(公告)号：KR100688584B1

公开(公告)日：2007-03-02

申请号：KR1020060000470

申请日：2006-01-03

Applicant: 삼성전자주식회사

Inventor： 황성호 ,  이덕형 ,  박병준 ,  문창록

IPC: H01L27/146

Abstract: A CMOS image sensor is provided to increase reflectivity caused by an isolation layer by forming the isolation layer made of two material layers having different refractivity. An epitaxial layer(200) of first conductivity type is formed on a substrate(100) of first conductivity type. Photodiodes(400) are formed on the epitaxial layer in each active region. Two material layers having different refractivity are alternately and vertically formed on the substrate to form an isolation layer(300) for isolating the active regions. The two material layers can be a silicon layer and a silicon oxide layer. The isolation layer can be composed of three layers of the silicon layer and silicon oxide layers formed on both sides of the silicon layer. The silicon oxide layers are connected to each other through the lower part of the silicon layer.

Abstract translation: 提供CMOS图像传感器以通过形成由具有不同折射率的两个材料层构成的隔离层来增加由隔离层引起的反射率。 第一导电类型的外延层（200）形成在第一导电类型的衬底（100）上。 光电二极管（400）形成在每个有源区中的外延层上。 具有不同折射率的两个材料层交替地和垂直地形成在衬底上以形成用于隔离有源区的隔离层（300）。 两个材料层可以是硅层和氧化硅层。 隔离层可以由三层硅层和在硅层两侧上形成的氧化硅层组成。 氧化硅层通过硅层的下部彼此连接。

公开(公告)号：KR100672826B1

公开(公告)日：2007-01-22

申请号：KR1020040100747

申请日：2004-12-03

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  신유균 ,  이종욱 ,  강민구

IPC: H01L29/78

CPC classification number: H01L29/7851 ,  H01L29/66795 ,  H01L29/7854

Abstract: 핀 전계 효과 트랜지스터 및 그 제조 방법이 개시된다. 핀 전계 효과 트랜지스터는, 기판 상에 형성된 소자 분리막, 기판과 일체로 형성되며 돌출된 제1 영역 및 매립된 제2 영역을 포함하는 액티브 패턴, 제1 영역 상면에 형성된 제1 산화막 패턴, 제1 산화막 패턴 상에 형성된 제1 질화막 패턴, 제1 영역 측면 상에 형성된 게이트 절연막, 제2 영역 측면 및 소자 분리막과 기판 사이에 연속적으로 형성된 제2 산화막 패턴, 제2 산화막 패턴과 소자 분리막 사이에 형성된 제2 질화막 패턴, 제2 산화막 패턴과 제2 질화막 패턴 사이에 형성된 버퍼막 패턴, 그리고 게이트 절연막, 제1 산화막 패턴 및 제1 질화막 패턴을 감싸며 소자 분리막 상에 형성된 게이트 전극을 포함한다. 액티브 패턴의 측면에 발생되는 스트레스를 큐어링시키며, 제1 질화막 패턴의 형상을 안정적으로 확보할 수 있다.

公开(公告)号：KR100620446B1

公开(公告)日：2006-09-12

申请号：KR1020040015856

申请日：2004-03-09

Applicant: 삼성전자주식회사

Inventor： 이종욱 ,  이덕형

IPC: H01L21/336

CPC classification number: H01L29/7851 ,  H01L29/41791 ,  H01L2029/7858

Abstract: 안정성 및 전류 구동력이 우수하고, 소오스/드레인 대칭성이 확보되어 동작 특성이 향상되는 핀 전계 효과 트랜지스터 및 그 제조 방법이 개시되어 있다. 기판 상에 제1 방향을 따라 액티브 핀이 구비된다. 상기 제1 방향과 상이한 제2 방향을 따라 상기 기판 및 상기 액티브 핀 상에 게이트 구조물이 구비된다. 상기 게이트 구조물의 측벽 상부에 상부 스페이서가 구비된다. 상기 게이트 구조물의 측벽 하부에 하부 스페이서가 구비된다. 상기 하부 스페이서 양측의 액티브 핀 표면에 제1 및 제2 방향으로 성장된 액티브 확장층이 구비된다. 그리고, 상기 액티브 핀 및 액티브 확장층 내에 소오스/드레인을 포함하는 핀 전계 효과 트랜지스터를 제공한다. 상기 핀 전계 효과 트랜지스터는 소오스/드레인 형성 면적이 확장되어 저항이 감소한다.

公开(公告)号：KR100612419B1

公开(公告)日：2006-08-16

申请号：KR1020040083691

申请日：2004-10-19

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  신유균 ,  이종욱 ,  강민구

IPC: H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/823431 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795

Abstract: 핀 및 평판 트랜지스터들을 갖는 반도체 소자 및 그 형성 방법을 제공하다. 이 소자의 평판 활성영역은 핀 활성영역에 비하여 낮은 높이의 상부면을 갖는다. 이에 따라, 제어 게이트 도전막의 단차에 의한 평판 활성영역 또는/및 게이트 절연막의 식각손상을 최소화시킬 수 있다.

Abstract translation: 引脚和平板晶体管及其形成方法。 器件的平坦有源区域的顶面的高度低于引脚的有效面积。 因此，可以最小化由于控制栅极导电膜的阶梯差导致的板有源区和/或栅极绝缘膜的蚀刻损伤。

公开(公告)号：KR1020060062048A

公开(公告)日：2006-06-12

申请号：KR1020040100747

申请日：2004-12-03

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  신유균 ,  이종욱 ,  강민구

IPC: H01L29/78

CPC classification number: H01L29/7851 ,  H01L29/66795 ,  H01L29/7854 ,  H01L21/2254 ,  H01L21/2255 ,  H01L29/4232

Abstract: 핀 전계 효과 트랜지스터 및 그 제조방법에 관한 것으로, 기판의 표면으로부터 일체로 돌출되어 상기 기판을 가로지르는 액티브 패턴과 상기 액티브 패턴 상에 형성된 제1 실리콘 질화막 패턴과 상기 기판의 표면과 상기 액티브 패턴의 최상부 아래의 측면까지 연속적으로 형성된 산화막 패턴과 상기 산화막 패턴 표면에 형성된 제2 실리콘 질화막 패턴과 상기 제2 실리콘 질화막 패턴 표면에서부터 상기 액티브 패턴의 최상부 아래의 측면까지 매립된 소자분리막과 상기 산화막 패턴과 제2 실리콘 질화막 패턴 사이에 개재되면서 상기 제2 실리콘 질화막 패턴과 서로 다른 식각비를 갖는 물질로 이루어진 버퍼막 패턴을 구비한다. 이로써, 액티브 패턴의 측면에 발생되는 스트레스(stress)를 양호하게 큐어링시키며, 캡핑막인 제1 실리콘 질화막 패턴의 모양을 안정적으로 확보하여 양호한 전기적인 특성을 얻는다.

公开(公告)号：KR100584776B1

公开(公告)日：2006-05-29

申请号：KR1020040015085

申请日：2004-03-05

Applicant: 삼성전자주식회사

Inventor： 손용훈 ,  최시영 ,  이병찬 ,  이종욱 ,  정인수 ,  이덕형

IPC: H01L21/335

CPC classification number: H01L29/7851 ,  H01L21/823481 ,  H01L29/0653 ,  H01L29/66545 ,  H01L29/66621

Abstract: 반도체 장치의 액티브 구조물 형성 방법, 소자 분리 방법 및 트랜지스터 형성 방법이 개시되어 있다. 벌크 반도체 기판의 소정 부위를 식각하여 예비 액티브 패턴을 형성한다. 상기 예비 액티브 패턴의 하부 가장자리를 리세스시켜 액티브 패턴을 형성한다. 이어서, 상기 액티브 패턴의 리세스된 부위에 액티브 버리드 산화막을 형성하여, 반도체 장치의 액티브 구조물 형성하는 방법을 제공한다. 상기 액티브 구조물 상에 형성되는 트랜지스터는 접합 용량의 감소, 접합 누설 전류의 감소, 구동 전류의 증가 등의 우수한 특성을 가질 수 있다.