公开(公告)号：KR100449802B1

公开(公告)日：2004-09-22

申请号：KR1019990032699

申请日：1999-08-10

Applicant: 한국전자통신연구원

Inventor： 강성원 ,  김민건 ,  오응기 ,  이재진

IPC: H03G3/00

Abstract: PURPOSE: A decision method of stability for super-high frequency circuit and super-high frequency system is provided to be used in analyzing small and great signal and decide the margins of a gain and a phase to refer the decision in designing. CONSTITUTION: In the first step(30), a voltage gain is calculated using a scattering variable of a 2 terminal network. In the second step(40), the size and phase of the gain are calculated from the voltage gain due to the scattering variable. In the third step(50-70), the margins of the gain and the phase are calculated from the calculated gain and phase and are compared with a predetermined margin permitted value to decide whether the stability is satisfied in accordance with the comparison result.

Abstract translation: 目的：提供超高频电路和超高频系统的稳定性决策方法，用于分析小信号和大信号，决定增益和相位的裕度，以便参考设计决策。 构成：在第一步（30）中，使用2端子网络的散射变量计算电压增益。 在第二步（40）中，增益的大小和相位由散射变量引起的电压增益计算。 在第三步骤（50-70）中，根据计算出的增益和相位计算增益和相位的余量，并将其与预定余量允许值进行比较，以根据比较结果来判断是否满足稳定性。

公开(公告)号：KR100317128B1

公开(公告)日：2001-12-24

申请号：KR1019990053886

申请日：1999-11-30

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김해천 ,  곽명현 ,  이재진 ,  임종원

IPC: H01L29/78

Abstract: 본발명은동작시채널층에발생하는열을효율적으로방출시키기위한전계효과트랜지스터및 그제조방법에관한것이다. 본발명에의한전계효과트랜지스터는소오스전극상에금 범프를형성하여플립칩형태로본딩하여패키징함으로써소자의성능및 신뢰성악화를방지할수 있도록한 것이다.

公开(公告)号：KR1020000033138A

公开(公告)日：2000-06-15

申请号：KR1019980049843

申请日：1998-11-19

Applicant: 한국전자통신연구원

Inventor： 오응기 ,  강성원 ,  김민건 ,  이재진

IPC: H03D7/00

Abstract: PURPOSE: A frequency mixer for integrated circuit of microwave monolithic is provided to have an MMIC frequency mixer with small consuming voltage, feature of low noise, high profit and excellent signal separation between RF frequency range terminals of small size. CONSTITUTION: A frequency mixer for integrated circuit of microwave monolithic comprises the parts of: a first and a second matching circuit inputted each local oscillator and high-frequency signal; frequency core circuit outputting intermediate frequency signal which have feature of new frequency that mixed by received input frequency signal from the first and the second matching circuit each outputting frequency core circuit; the low band-pass filter outputting final intermediate frequency signal from intermediate frequency signal of the frequency core circuit; and frequency core circuit inputting means consisted of the as code form(400) which were applied the local oscillating signal and the high-frequency from outputting the first and the second matching circuit; and the amplifier for outputting complemental intermediate frequency signal after performing the amplification by answering the local oscillating signal and the high-frequency; the matching means for outputting the low band-pass filter after mixing with frequency and removing the phase of signal by inputting the complemental intermediate frequency signal from the amplifier.

Abstract translation: 目的：提供微波单片集成电路的混频器，具有小型消费电压，低噪声，高利润，小尺寸射频频率端子之间良好信号间隔的MMIC混频器。 构成：微波单片集成电路的混频器包括以下部分：输入每个本地振荡器和高频信号的第一和第二匹配电路; 输出具有来自第一和第二匹配电路的每个输出频率核心电路的接收输入频率信号混合的新频率特征的中频信号; 低频带通滤波器从频率核心电路的中频信号输出最终的中频信号; 并且频率核心电路输入装置由从第一和第二匹配电路输出施加本地振荡信号和高频的代码形式（400）组成; 以及用于通过应答本地振荡信号和高频来执行放大后输出互补中频信号的放大器; 所述匹配装置用于在与频率混合之后输出低通滤波器，并通过从放大器输入互补中频信号来去除信号的相位。

公开(公告)号：KR1020000032392A

公开(公告)日：2000-06-15

申请号：KR1019980048835

申请日：1998-11-14

Applicant: 한국전자통신연구원

Inventor： 임종원 ,  문재경 ,  배윤규 ,  이재진

IPC: H01L21/18

Abstract: PURPOSE: A method for forming ohmic contacts of a chemical semiconductor device is provided to acquire a linear current-voltage characteristic, low resistance and thermal stability from the ohmic contacts. CONSTITUTION: In processes for manufacturing chemical semiconductor devices, a III-Vgroup chemical semiconductor layer is prepared. Next, for ohmic contacts, a 1st palladium layer(5), a germanium layer(6), a 1st gold layer(7), a 2nd palladium layer(5) and a 2nd gold layer(7) are sequentially formed on the III-V group chemical semiconductor layer. Next, a metal heat treatment is performed. Thereby, the ohmic contacts has a linear current-voltage characteristic, low resistance and thermal stability.

Abstract translation: 目的：提供一种用于形成化学半导体器件的欧姆接触的方法，以获得来自欧姆触点的线性电流 - 电压特性，低电阻和热稳定性。 构成：在制造化学半导体器件的工艺中，制备III-V族化学半导体层。 接下来，对于欧姆接触，在III上依次形成第一钯层（5），锗层（6），第一金层（7），第二钯层（5）和第二金层（7） -V组化学半导体层。 接下来，进行金属热处理。 因此，欧姆接触具有线性电流 - 电压特性，低电阻和热稳定性。

公开(公告)号：KR100249497B1

公开(公告)日：2000-03-15

申请号：KR1019970063184

申请日：1997-11-26

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  이재진 ,  김민건 ,  편광의

IPC: H03G3/00

Abstract: 본 발명은 신호의 특성을 최대한 증폭하기 위한 고증폭 이득 저잡음 능동 발룬 회로를 제공하고자 하는 것으로, 이를 위해 본 발명은 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.

公开(公告)号：KR100248415B1

公开(公告)日：2000-03-15

申请号：KR1019970069505

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이재진 ,  김민건 ,  편광의

IPC: H01L21/78

Abstract: 화합물 반도체 에피택셜 기판에 단일칩 마이크로웨이브 집적회로(MMIC; Microwave Monolithic Integrated Circuit)를 제작하는 방법이 개시된다. 본 발명은 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 제2 금속층의 식각 단계, 유전체층의 식각 단계, 능동소자 채널 층을 정의하는 단계, 능동소자의 소오스 및 드레인 증착 단계, 게이트 증착을 위한 리세스 에칭 단계, 및 게이트형성 단계를 구비하여, MMIC의 제조 공정을 획기적으로 단순화시킨다.

公开(公告)号：KR100240648B1

公开(公告)日：2000-01-15

申请号：KR1019960055910

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진

IPC: H01L21/66

Abstract: 본 발명은 층으로 쌓여진 두 트랜지스터로 구성되는 캐스코드 혼합기 회로에관한 것으로, 특히 아래 쪽 트랜지스터의 드레인단에 발생한 중간 주파수(IF) 신호를 위 쪽 트랜지스터를 거치게 하지 않고 곧 바로 중간 주파수(IF) 신호 출력단으로 전달함으로써 출력 전력 특성이 향상 된 캐스코드 혼합기 회로에 관해 개시 된다.

公开(公告)号：KR100231704B1

公开(公告)日：1999-11-15

申请号：KR1019960054819

申请日：1996-11-18

Applicant: 한국전자통신연구원

Inventor： 문재경 ,  김해천 ,  이해권 ,  이재진

IPC: H01L29/772 ,  H01L21/335

Abstract: 본 발명은 갈륨비소(GaAs) 마이크로 웨이브 반도체 장치중 증가형 모드와 공핍형 모드 금속-반도체 전계효과 트랜지스터(E-MESFET 및 D-MESFET) 제조용 기판 구조 및 제조 방법에 관한 것으로, 항복전압의 향상을 위하여 표면층에 도핑되지 않은 갈륨비소 캡층과 기판 성장시 활성층 사이에 원하는 깊이로 얇은 식각 멈춤층을 삽입하고, 식각 공정에서 채널층과 식각 멈춤층을 선택적으로 식각함으로써 공정 재현성과 특성 균일도 및 생산 수율 향상 효과를 얻을 수 있으며, 이 기판을 이용하여 E-MESFET와 D-MESFET를 제작하고 T-형 게이트를 형성하여 잡음 특성 등 마이크로웨이브 특성이 우수한 E-MESFET와 D-MESFET를 동일 기판 위에 간단한 방법으로 동시에 제작할 수 있어 공정 개선 및 원가 절감에 기여할 수 있는 것이다.

公开(公告)号：KR100218679B1

公开(公告)日：1999-09-01

申请号：KR1019960033177

申请日：1996-08-09

Applicant: 한국전자통신연구원

Inventor： 윤광준 ,  이창석 ,  맹성재 ,  이재진

IPC: H03F3/20

CPC classification number: H03F1/0272 ,  H03F1/301 ,  H03F3/1935 ,  H03F2200/18 ,  H03F2200/318 ,  H03G3/3042

Abstract: 본 발명은 전력증폭기의 게이트 전압 제어회로에 관한 것으로, 출력 전력을 검출하여 출력 전력이 낮아지면 게이트 전압을 낮추고, 출력 전력이 높아지면 게이트 전압을 높여주어 전력증폭기가 주로 동작하는 평균 출력 전력에서는 효율을 높여 소비 전력을 대폭 줄이고, 최대 출력에서는 선형성을 개선시킬 수 있도록 한다.

公开(公告)号：KR100211961B1

公开(公告)日：1999-08-02

申请号：KR1019960061307

申请日：1996-12-03

Applicant: 한국전자통신연구원

Inventor： 이종람 ,  김해천 ,  문재경 ,  이재진

IPC: H01L27/092

Abstract: 본 발명은 고주파 특성이 우수한 증폭기용 GaAs MESFET 소자의 제조를 위한 자기정렬용 T-형 게이트를 형성하는 방법에 관한 것으로, 반도체 기판(3)상에 채널층(2)과 오믹층(1)을 형성하는 단계와, 형상반전 리소그래피 방법에 의해 음의 측면 기울기를 지닌 자기 정렬용 포토 레지스트 패턴(4)을 상기한 채널층(2) 상에 형성하는 단계와, 상기한 반도체 기판(3)의 전체면에 걸쳐 희생금속 박막층(5)을 증착하고 레지스트를 제거하여 게이트 길이 영역을 설정하는 단계와, 형상반전 리소그래피 방법에 의해 상기한 희생금속 박막층(5)위에 형상반전 레지스트 패턴(6)을 형성하고 게이트 금속층(7)을 증착한 후, 리프트 오프 공정에 의해 T-형 게이트 형상을 형성하는 단계와, 상기한 희생 금속 박막층(5)을 식각 제거하여 T-형 게이트(8)를 형성하는 단계를 포함한다. 본 발명에 따른 T-형 게이트 형성방법에 따르면, T-형 게이트의 제작을 위하여 마스크 1장 만을 추가로 사용하기 때문에 공정이 간편할 뿐 아니라, 일반 스텝퍼의 패턴 분해능의 한계치인 0.5㎛보다 작은 0.3∼0.4㎛의 T-형 게이트 길이를 갖는 GaAs MESFET 소자를 제작할 수 있다.