公开(公告)号：KR1019980044521A

公开(公告)日：1998-09-05

申请号：KR1019960062614

申请日：1996-12-06

Applicant: 한국전자통신연구원

Inventor： 이해권 ,  이재진 ,  편광의

IPC: H01L27/148

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
고전자 이동도 트랜지스터
2. 발명이 해결하고자 하는 기술적 과제
전자들이 경계면으로부터 멀리떨어지도록하여 에너지대 구조가 역삼각형을 이루어, 보다 이동도가 증대된 고전자 이동도 트랜지스터를 제공한다.
3. 발명의 해결 방법의 요지
기판 상부에 애피택셜 성장되며 Al의 조성이 점차떨어지고 대신 Ga이 점차적으로 증대되는 선형적인 조성 변화를 갖는 InGaAlAs 완충층을 형성하고, 전도층은 InGaAs층이 되도록 애피택셜 성장시킨다.
4. 발명의 중요한 용도
고전자 이동도 트랜지스터

公开(公告)号：KR1019980043594A

公开(公告)日：1998-09-05

申请号：KR1019960061517

申请日：1996-12-04

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오웅기 ,  박철순 ,  편광의

IPC: H01L29/786

Abstract: 본 발명은 반도체 소자의 제조방법에 관한 것으로, 고품위 트랜지스터를 제작하기 위해 기판 위의 제1절연막에 포토레지스트막 패턴을 형성하고 이 패턴 위에 제2절연막을 증착하고 방향성 식각에 의해 하층의 제1절연막까지 식각하여 포토레지스트막에 절연막의 측벽을 형성한 후 제2절연막을 선택적으로 식각하고 노출된 게이트 영역을 리세스 식각한 다음 게이트 급속을 증착, 리프트-오프하여 T-형의 금속 게이트를 형성하므로서, 미세한 게이트의 형성이 가능할 뿐 아니라 공정이 단순한 T-형 게이트 형성 방법이 제시된다.

公开(公告)号：KR1019980043236A

公开(公告)日：1998-09-05

申请号：KR1019960061029

申请日：1996-12-02

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이수민 ,  염병렬 ,  조덕호 ,  한태현 ,  편광의

IPC: H01L21/20

Abstract: 본 발명은 반도체 기판 상에 선택된 단결정 박막 성장시, 측면의 산화막 또는 절연막과 선택적으로 성장되는 반도체 박막과의 계면에 존재하는 결정 결함(crystal defect) 및 사면(facet)이 없는 선택적 단결정 박막 성장(selective epitaxial growth)방법에 관한 것이다. 본 발명에 따른 선택적 단결정 박막 성장방법은, 반도체 기판(11) 상에 제1절연막(12)과 제2절연막을 도포하고, 선택적으로 단결정을 성장하기 위한 개구를 형성하기 위해 상기한 제2절연막과 제1절연막(12)을 순차적으로 식각하는 단계와, 노출된 반도체 기판(11)에 단결정 박막(14)을 선택적으로 성장한 후, 제2절연막에 의해 노출된 상기한 단결정 박막(14)을 열처리하여 열산화막을 형성하고, 제2절연막을 제거하는 단계와, 상기한 제1절연막(12)과 열산화막을 식각 마스크로 하여 노출된 단결정 박막(14)을 비등방성 식각하는 단계와, 상기 단계에서 식각되어 노출된 상기한 단결정 박막(14)의 측벽과 반도체 기판(11)에 열산화막(17)을 성장한 후, 제3절연막(18)을 전체면에 도포하고, 상기한 제1절연막(12) 상의 제3절연막(18)과 단결정 박막(14) 상의 열산화막(16) 및 제3절연막(18)을 에치백 또는 연마하여 제거하는 단계를 포함한다.

公开(公告)号：KR1019980037619A

公开(公告)日：1998-08-05

申请号：KR1019960056397

申请日：1996-11-22

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  문재경 ,  김해천 ,  이재진 ,  편광의

IPC: H01L29/76

Abstract: 본 발명은 갈륨비소(GaAs) 메스펙트(MESFET)의 소스-드레인 단 저항 측정 값의 보상 방법에 관한 것으로, 특히 전체 게이트 전류 성분에서 열이온 방출(thermionic emission)에 의한 전류 성분만을 추출 한 다음 열이온 방출에 의한 성분 만으로 소스 및 드레인 저항을 따로 측정하고, 계산 시에는 이상 계수(ideality factor)를 열이온 방출 값으로 대입하여 구하는 저항 값 계산의 보상 관리에 관해 개시된다.

公开(公告)号：KR1019980037024A

公开(公告)日：1998-08-05

申请号：KR1019960055706

申请日：1996-11-20

Applicant: 한국전자통신연구원 ,  주식회사 에이스테크놀로지

Inventor： 한태현 ,  염병렬 ,  조덕호 ,  이수민 ,  편광의

IPC: H01L21/8222

Abstract: 본 발명은 컬렉터가 얇은 바이폴라 트랜지스터와 두꺼운 바이폴라 트랜지스터를 동일한 기판상에 구현하기 위한 바이폴라 트랜지스터의 컬렉터 제조 방법에 관한 것이다. 바이폴라 트랜지스터의 동작속도, 전류구동능력 및 항복전압(Breakdown voltage)은 컬렉터의 농도 및 두께와 밀접한 관계가 있다. 컬렉터의 불순물 농도가 동일한 경우, 컬렉터가 얇으면 속도 특성이 향상되는 반면 항복전압은 낮아지고 반대로 두꺼우면 속도특성은 나빠지지만 항복 전압은 증가하는 상관 관계가 있다. 기존의 방법으로는 컬렉터가 얇은 고속 트랜지스터와 컬렉터가 두꺼운 고출력 트랜지스터를 동일 기판상에 제작하는데 어려움이 있었다. 본 발명은 컬렉터 박막이 성장될 부분에 트랜치를 형성하고 측벽절연막을 형성한 다음 컬렉터 박막을 선택적으로 성장시키는 방법을 사용함으로써 종래의 방법과 병행하여 컬렉터의 두께가 서로 다른 트랜지스터를 동일 웨이퍼 상에 구현할 수 있도록 하였다. 본 발명의 효과로 고속 트랜지스터와 고출력 트랜지스터를 동일 췹에 구현할 수 있으므로 고출력이 요구되는 고속 IC(Integrated Circuit)나 고출력 전력증폭기와 고속 IC가 집적화된 RF 모듈등의 제작이 용이해져 제품의 가격 경쟁력이 향상될 것이다.

公开(公告)号：KR1019980037018A

公开(公告)日：1998-08-05

申请号：KR1019960055700

申请日：1996-11-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송민규 ,  강승구 ,  이희태 ,  이상환 ,  편광의

IPC: G02B6/35

Abstract: 본 발명은 광 교환용 다채널 스위치 소자와 광섬유 어레이를 정렬한 후 레이저 웰딩방법을 이용하여 고정시킨 광스위치 모듈 패키지에 관한 것이다. 종래의 광 스위치 모듈은 에폭시를 이용하여 광결합 효율이 낮고, 신뢰성 측면에서도 매우 불안정하며, 많은 모듈을 탑재할 수 없는 단점이 있다.
따라서, 본 발명은 레이저 웰딩 방법을 이용하여 광섬유 어레이를 고정시켜 모듈의 신뢰도를 높이고 모듈의 상호 입력 단자를 SMA커넥터 형태에서 버터플라이(butterfly) 형태로 대치하여 여러 모듈이 PCB기판에 동시에 표면 실장이 가능하도록 되어 있어 광교환기 보드의 고밀도화를 추구하였으며 한 모듈내에 광소자어레이를 탑재하여 한쪽의 칩 성능이 나빠지면 옆에 대기중인 다른 칩으로 대치가 바로 가능한 고속 광스위치 모듈의 패키지를 제공하는 것을 특징으로 한다.

公开(公告)号：KR1019980037010A

公开(公告)日：1998-08-05

申请号：KR1019960055692

申请日：1996-11-20

Applicant: 한국전자통신연구원

Inventor： 이재진 ,  이해권 ,  편광의

IPC: H01L21/20

Abstract: 본 발명은 반도체 소자에 관한 것으로, 특히, 화합물 반도체 소자 제조용 에피택셜 기판 및 화합물 반도체 소자의 완충층 형성방법에 관한 것이다. 본 발명에 따른 화합물 반도체 소자 제조용 에피택셜 기판은, 에피택시 방법에 의해 제조되며, 기판, 완충층 및 채널층을 포함하는, 화합물 반도체 소자 제조용 에피택셜 기판에 있어서, 상기한 완충층은, 도핑하지 않은 인듐 알루미늄 갈륨 비소의 4원소 화합물로 이루어진 것을 특징으로 하며, 본 발명에 따른 화합물 반도체 완충층 형성 방법은, 화합물 반도체 소자 제조시 에피택시 방법에 의해, 채널층과 기판 사이에 완충층을 형성하는 방법에 있어서, 상기한 기판 상에, 도핑하지 않은 인듐 알루미늄 갈륨 비소의 4원소 화합물로 이루어진 완충층을 500~1,500Å의 두께로 형성하는 과정을 포함하는 것을 특징으로 한다. 본 발명에서와 같이, 화합물 반도체 소자제조시 4원소 화합물로 완충층을 형성하거나, 4원소 화합물의 조성비를 선형적으로 변화시켜 완충층을 형성하게 되면, 이동도를 대폭적으로 향상시킬 수 있어, 화합물 반도체 소자의 고속 특성과 저잡음 특성을 향상시킬 수 있다.

公开(公告)号：KR100137572B1

公开(公告)日：1998-04-28

申请号：KR1019940033892

申请日：1994-12-13

Applicant: 한국전자통신연구원

Inventor： 최창억 ,  임병무 ,  편광의 ,  김경수

IPC: H01L27/04

Abstract: 본 발명은 마이크로웨이브(microwave)의 고주파 반도체 장치의 제조방법에 관한 것으로서, 구체적으로는 반도체기판상에 양질의 산화막을 형성하기 위한 산화막성장방법에 관한 것이다.
반도체기판내에 산화매몰층을 형성하여 능동소자와 수동소자를 동시에 집적화되는 고주파 반도체 장치의 제조방법에 있어서, 반도체기판(1)상에, 완충용 산화막(2)과, 질화실리콘막(3) 및, 산화막(4)이 순차로 형성되는 공정과; 소정패턴의 포토레지스트막(5)을 상기 산화막(4)위에 형성하고, 산화매몰영역을 정의하는 공정과; 상기 포토레지스트막(5)을 포토마스크로 사용하여, 상기 산화막(4)/질화실리콘막(3)/완충용 산화막(2)으로 이루어진 식각보호층을 건식식각방법으로 제거하는 공정과; 상기 포토레지스트막(5)을 제거한 다음, 상기 실리콘기판(1)을 소정깊이만큼 수직방향으로 식각하여 트렌치를 형성하는 공정과; 열산화하여 상기 트렌치내에 산화막이 충진되면서 산화되고, 그리고 트렌치 사이의 실리콘을 산화하여 산화매몰층을 형성하는 공정과; 상기 완충용산화막(2)위에 형성된 층들을 모두 제거하는 공정을 포함한다.

公开(公告)号：KR1019970055475A

公开(公告)日：1997-07-31

申请号：KR1019950053655

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김민건 ,  이창석 ,  이종람 ,  편광의

IPC: H03H7/42

Abstract: 본 발명은 MMIC 액티브 발룬회로에 관한 것으로 특히, 하나의 GaAs MESFET으로 이루어진 소스공통 MESFET과 소스와 드레인단에 달린 바이어스용 저항, 그 두개의 저항에 병렬로 각각 달린 한개의 GaAs MESFET과 두개의 저항, 한개의 캐패시터로 이루어진 전압가변용 저항을 포함하여 구성되어 소스 공통 발룬(111,121,122)에 다가 MESFET(111)의 소스나 드레인에 전압가변 저항회로(R1,R2)를 추가함으로서 출력전력의 불균형을 바로 잡아주는 것을 특징으로 하는 모노리식 GaAs MESFET능동소자 발룬 회로를 제공하면 모노리식회로의 액티브 발룬에서 출력전력의 불균형이 일어났을 경우에 전압조절만으로 균형을 잡아주는 회로이므로 신호의 feedthrough를 적게하는 성능향상을 시켜 산출율를 증가 시킬수 있다는 효과가 있다.

公开(公告)号：KR1019970052980A

公开(公告)日：1997-07-29

申请号：KR1019950050532

申请日：1995-12-15

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  박문평 ,  이태우 ,  편광의

IPC: H01L21/328

Abstract: 본 발명은 화합물 반도체 소자의 제조방법은 기존 HBT 소자의 에피층들에서 베이스층의 일부를 이온주입 및 활성화 방법으로 높은 저항값을 갖도록 하고, HBT 소자를 형성한 후, 소자분리 식각 공정시 저항체를 패턴닝하여 원하는 저항값을 갖는 저항체 패턴을 형성하였으므로, 하나의 기판에 HBT와 고정항값을 갖는 저항체를 MMIC화시켜 소자의 고집적화에 유리하고, 하이브리드 공정이 생략되고 기존의 공정에 이온주입 공정만이 추가되므로 공정이 간단하여 제조 단가를 절감할 수 있으며, 기생저항이나 기생용량을 감소시켜 고속 및 고주파 특성이 향상된다.