-
公开(公告)号：FR3109841B1
公开(公告)日：2022-07-15
申请号：FR2004324
申请日：2020-04-30
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： RODRIGUES GONCALVES BORIS , LALANNE FREDERIC
IPC: H01L27/146
Abstract: Pixel comprenant une zone de stockage de charges La présente description concerne un pixel (100) comprenant une zone de photoconversion (PD), une électrode verticale isolée (114) et au moins une zone de stockage de charges (mem1, mem2), la zone de photoconversion (PD) appartenant à une première partie d'un substrat semiconducteur et chaque zone de stockage de charges (mem1, mem2) appartenant à une deuxième partie du substrat séparée physiquement de la première partie du substrat par l'électrode (114). Figure pour l'abrégé : Fig. 4
-
公开(公告)号：FR3079092B1
公开(公告)日：2022-07-01
申请号：FR1852165
申请日：2018-03-13
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2 SAS
Inventor： EL DIRANI HASSAN , FONTENEAU PASCAL
IPC: H03K19/00 , H03K19/094
-
公开(公告)号：FR3118282A1
公开(公告)日：2022-06-24
申请号：FR2013447
申请日：2020-12-17
Applicant: ST MICROELECTRONICS CROLLES 2 SAS , ST MICROELECTRONICS SA
Inventor： WEBER OLIVIER , LECOCQ CHRISTOPHE
IPC: H01L21/331 , H01L27/092
Abstract: Circuit intégré comprenant au moins une première cellule précaractérisée (STD100) encadrée par deux deuxièmes cellules précaractérisées (STD200), les trois cellules étant disposées au voisinage l’une de l’autre, chaque cellule comportant au moins un transistor NMOS (TNRVT)et au moins un transistor PMOS (TPLVT) situés dans et sur un substrat du type silicium sur isolant, ledit au moins un transistor PMOS (TPLVT) de la première cellule précaractérisée (STD100) ayant un canal comportant du silicium et du germanium, ledit au moins un transistor PMOS (TPHVT) de chaque deuxième cellule précaractérisée ayant un canal en silicium et une tension de seuil différente en valeur absolue de la tension de seuil dudit au moins un transistor PMOS (TPLVT) de la première cellule. Figure pour l’abrégé : Fig 9
-
公开(公告)号：FR3078440B1
公开(公告)日：2022-06-24
申请号：FR1851613
申请日：2018-02-23
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MONFRAY STEPHANE , BOEUF FREDERIC
IPC: H01L29/06 , H01L21/20 , H01L21/302
Abstract: L'invention concerne une jonction PN verticale comprenant une première région (46) divisée en une partie supérieure (47) en silicium-germanium et une partie inférieure (49) en silicium. Figure 4.
-
公开(公告)号：FR3115932A1
公开(公告)日：2022-05-06
申请号：FR2011087
申请日：2020-10-29
Inventor： BOIVIN PHILIPPE , SIMOLA ROBERTO , MOUSTAPHA-RABAULT YOHANN
IPC: H01L45/00
Abstract: Mémoire à changement de phase La présente description concerne un dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire (10) comprenant un premier élément résistif (26) en contact latéral avec un deuxième élément (24) en un matériau à changement de phase. Figure pour l'abrégé : Fig. 1A
-
Patent Agency Ranking
公开(公告)号：FR3115631A1
公开(公告)日：2022-04-29
申请号：FR2010911
申请日：2020-10-23
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： FROMENT BENOÎT , CABOUT THOMAS
Abstract: Selon un aspect, il est proposé un circuit intégré comprenant un substrat semiconducteur (SUB) ayant un premier type de conductivité et - un premier composant semiconducteur (CS1, CS2) comportant : ○ une région semiconductrice enterrée (RE1, RE2, CISO) et ayant un deuxième type de conductivité opposé au premier type de conductivité, ○ une première région de grille (PRG) et une deuxième région de grille (DRG) s’étendant chacune en profondeur depuis une face avant (FA) du substrat (SUB) jusqu’à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une troisième région de grille (TRG) s’étendant en profondeur depuis la face avant (FA) du substrat semiconducteur et étant connectée électriquement à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une zone, dite zone active (ZA), délimitée par la première région de grille (PRG), la deuxième région de grille (DRG) et la région semiconductrice enterrée (RE1, RE2, CISO). Figure pour l’abrégé : Figure 2
-
公开(公告)号：FR3094571B1
公开(公告)日：2022-04-29
申请号：FR1903194
申请日：2019-03-27
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： TOURNIER ARNAUD , RODRIGUES GONCALVES BORIS , ROY FRANCOIS
IPC: H01L31/103 , H01L27/146
Abstract: Dispositif électronique à photodiode La présente description concerne un dispositif électronique (100) comprenant une photodiode (102), la photodiode comprenant une région (208) reliée à un noeud d'application d'une première tension, la région étant partiellement entourée par au moins un mur semiconducteur (210a, 210b) s'étendant sur au moins la hauteur de la photodiode (102). Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3115158A1
公开(公告)日：2022-04-15
申请号：FR2010400
申请日：2020-10-12
Inventor： GUYADER FRANCOIS , PELLEGRINI SARA , RAE BRUCE
IPC: H01L31/18 , H01L31/107
Abstract: Pixel à SPAD La présente description concerne un procédé de fabrication d'un dispositif électronique (20) comprenant un empilement d'un premier niveau (102) comprenant une SPAD, d'un deuxième niveau (104) comprenant un circuit d'extinction adapté à ladite SPAD, et d'un troisième niveau (106) comprenant un circuit de traitement d'informations générées par ladite SPAD, le procédé comprenant : a) la formation du premier niveau (102) ; b) la fixation, sur le premier niveau, par collage moléculaire, d'un empilement de couches comprenant une couche semiconductrice ; et c) la formation du circuit d'extinction du deuxième niveau dans la couche semiconductrice. Figure pour l'abrégé : Fig. 2
-
公开(公告)号：FR3114190A1
公开(公告)日：2022-03-18
申请号：FR2010469
申请日：2020-10-13
Inventor： BIANCHI RAUL ANDRES , BARLAS MARIOS , LOPEZ ALEXANDRE , MAMDY BASTIEN , RAE BRUCE , NICHOLSON ISOBEL
IPC: H01L31/107 , H01L27/146
Abstract: Pixel à efficacité quantique améliorée La présente description concerne un pixel (1) comprenant : une photodiode (PD) comprenant une partie (100) d’un substrat (102) en un matériau semi-conducteur, s’étendant verticalement à partir d’une première face (104) du substrat (102) jusqu’à une deuxième face (106) du substrat (102) configurée pour recevoir de la lumière ; une couche (108) en un premier matériau recouvrant chacune des surfaces latérales de ladite partie (100) ; une couche (110) en un deuxième matériau recouvrant ladite partie (100) du côté de la première face (104), les premier et deuxième matériaux ayant des indices de réfraction inférieurs à celui du matériau semiconducteur ; et une structure de diffraction (125) disposée sur une face de la photodiode (PD) du côté de la deuxième face (106). Figure pour l'abrégé : Fig. 1
-
公开(公告)号：FR3109841A1
公开(公告)日：2021-11-05
申请号：FR2004324
申请日：2020-04-30
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： RODRIGUES GONCALVES BORIS , LALANNE FREDERIC
IPC: H01L27/146
Abstract: Pixel comprenant une zone de stockage de charges La présente description concerne un pixel (100) comprenant une zone de photoconversion (PD), une électrode verticale isolée (114) et au moins une zone de stockage de charges (mem1, mem2), la zone de photoconversion (PD) appartenant à une première partie d'un substrat semiconducteur et chaque zone de stockage de charges (mem1, mem2) appartenant à une deuxième partie du substrat séparée physiquement de la première partie du substrat par l'électrode (114). Figure pour l'abrégé : Fig. 4
-
-
-
-
-
-
-
-
-
Search Results
349
records
(took 0.141 seconds)
