-
公开(公告)号：KR1020090054784A
公开(公告)日：2009-06-01
申请号：KR1020070121639
申请日：2007-11-27
Applicant: 한국전자통신연구원
IPC: H03B5/12
CPC classification number: H03B5/1231 , H03B5/1212 , H03B5/1215 , H03B5/1221 , H03B5/1253
Abstract: A capacitive-degeneration double cross coupled voltage controlled oscillator is provided to reduce a phase noise by reducing the input capacitance. A main cross coupled oscillator(321) includes an oscillator transistor pair cross coupled with a first output node and a second output node of a resonator and performs an oscillation operation. A positive feedback transistor pair is cross coupled in the firs and second output node of the resonator and the transistor pair of the main cross coupled oscillator. The main cross coupled oscillator includes a first transistor, a second transistor, and a second current source. The bases of the first and second transistors are connected to the first and second output node respectively. The collector is cross coupled with the base. The second current source is connected to the emitters of the first and second transistors. An auxiliary cross coupled oscillator(322) includes a positive feedback transistor pair and a degeneration capacitance and increase the negative resistance of the main cross coupled oscillator.
Abstract translation: 提供电容变性双交叉耦合压控振荡器，通过减小输入电容来降低相位噪声。 主交叉耦合振荡器（321）包括与谐振器的第一输出节点和第二输出节点交叉耦合的振荡器晶体管对，并执行振荡操作。 正反馈晶体管对在谐振器的第一和第二输出节点和主交叉耦合振荡器的晶体管对中交叉耦合。 主交叉耦合振荡器包括第一晶体管，第二晶体管和第二电流源。 第一和第二晶体管的基极分别连接到第一和第二输出节点。 收集器与基座交叉耦合。 第二电流源连接到第一和第二晶体管的发射极。 辅助交叉耦合振荡器（322）包括正反馈晶体管对和退化电容，并增加主交叉耦合振荡器的负电阻。
-
公开(公告)号：KR1020080052301A
公开(公告)日：2008-06-11
申请号：KR1020070086662
申请日：2007-08-28
Applicant: 한국전자통신연구원
Abstract: A sub harmonic mixer is provided to improve an isolation characteristic of a radio frequency signal and a two times local oscillator at a radio frequency input terminal by inserting a circuit having a phase difference of 180 degrees into a local oscillator terminal and a radio frequency terminal. A sub harmonic mixer includes a mixer core unit(110), a power unit(VCC), a radio frequency port(RF port), a local oscillation port(LO port), a first phase delay circuit(120), and a second phase delay circuit(122). The mixer core unit has first and second transistors which perform a switching operation by a local oscillation signal and a radio frequency signal. The power unit applies a bias for maximizing non-linearity of the transistors included in the mixer core unit. The radio frequency port applies a radio frequency to the mixer core unit. The local oscillation port applies a local signal to the mixer core unit. The first phase delay circuit and the second phase delay circuit have a phase difference of 180 degrees of the radio frequency applied to the first and second transistors.
Abstract translation: 提供了一种副谐波混频器，通过将具有180度相位差的电路插入本地振荡器端子和射频终端来提高射频信号的隔离特性和射频输入端的两倍的本地振荡器。 子谐波混频器包括混频器核心单元（110），功率单元（VCC），射频端口（RF端口），本地振荡端口（LO端口），第一相位延迟电路（120）和第二 相位延迟电路（122）。 混频器核心单元具有通过本地振荡信号和射频信号执行开关操作的第一和第二晶体管。 功率单元施加用于最大化混频器核心单元中包括的晶体管的非线性的偏置。 射频端口向混频器核心单元施加射频。 本地振荡端口将本地信号施加到混频器核心单元。 第一相位延迟电路和第二相位延迟电路具有施加到第一和第二晶体管的射频的180度的相位差。
-
公开(公告)号：KR100768060B1
公开(公告)日：2007-10-18
申请号：KR1020060041854
申请日：2006-05-10
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L27/088
Abstract: 본 발명은 리액턴스 성분을 보상한 연결 구조를 갖는 전력소자에 관한 것으로서, 고주파 전력증폭기용으로 사용되는 전력소자를 높은 전력을 출력할 수 있도록 여러 개의 트랜지스터를 병렬로 연결하여 사용할 때 연결에 사용되는 전송선들에 의해 발생하는 위상차를 일으키는 리액턴스 성분을 보상하고 높은 출력전력으로 인해 발생하는 열을 접지로 보내 발열하도록 하여 트랜지스터가 열에 의한 특성이 열화되는 것을 최소화하도록 트랜지스터를 배치 및 연결하기 위한 전력소자를 제작하기 위한 것이다.
리액턴스, 트랜지스터, 고주파 전력증폭기, 전력소자-
公开(公告)号：KR100616311B1
公开(公告)日：2006-08-28
申请号：KR1020050061301
申请日：2005-07-07
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 반절연 기판 상에 완충층, 제1 실리콘 도핑층, 제1 전도층, 상기 제1 실리콘 도핑층과 다른 도핑 농도를 가지는 제2 실리콘 도핑층 및 제2 전도층이 순차적으로 적층된 에피 기판과, 상기 제1 실리콘 도핑층의 소정 깊이까지 침투되도록 상기 제2 전도층의 양측 상에 형성되어 오믹 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극 사이의 제2 전도층 상에 형성되어 상기 제2 전도층과 콘택을 형성하는 게이트 전극이 포함되되, 상기 게이트 전극과 상기 소오스 전극 및 상기 드레인 전극간에는 절연막에 의해 전기적으로 절연되며, 상기 게이트 전극의 상부가 상기 소오스 전극 및 상기 드레인 전극 중 적어도 하나에 소정부분 중첩되어 형성됨으로써, 게이트 턴-온 전압의 증가, 항복전압의 증가 및 수평전도성분의 감소로 인하여 스위치 소자에 인가되는 최대전압한계값을 증가시켜 스위치 장치의 파워수송능력의 개선에 따른 고전력 저왜곡 특성 및 격리도의 증가를 기대할 수 있는 효과가 있다.
반도체 소자, 삽입 손실, 게이트 전극, 저손실 스위치, 고속 스위치-
公开(公告)号：KR100606290B1
公开(公告)日：2006-07-31
申请号：KR1020040100421
申请日：2004-12-02
Applicant: 한국전자통신연구원
IPC: H01L29/78
CPC classification number: H01L29/66856 , H01L29/66462
Abstract: 본 발명은 전계효과 트랜지스터의 제조방법에 관한 것으로, 다층의 감광막을 이용한 리소그라피 공정, 절연막 건식 식각공정에서의 감광막과 절연막 사이의 건식 식각선택비를 이용하여 서로 다른 문턱전압을 가지는 각기 다른 트랜지스터를 한 기판 상에 동시에 제조함으로써, 모드 또는 문턱전압이 서로 다른 트랜지스터를 동일 기판 상에 제조하는데 있어 별도의 리소그라피 공정과 그에 따른 추가적인 공정 단계를 감소시켜 제조 공정 비용을 감소시키고 소자의 안정성 및 생산성을 향상시킬 수 있는 것을 특징으로 한다.
전계효과 트랜지스터, 문턱전압, 게이트 리세스, 티형 게이트, 도즈, 노광-
Patent Agency Ranking
公开(公告)号：KR1020060067127A
公开(公告)日：2006-06-19
申请号：KR1020050061301
申请日：2005-07-07
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 반절연 기판 상에 완충층, 제1 실리콘 도핑층, 제1 전도층, 상기 제1 실리콘 도핑층과 다른 도핑 농도를 가지는 제2 실리콘 도핑층 및 제2 전도층이 순차적으로 적층된 에피 기판과, 상기 제1 실리콘 도핑층의 소정 깊이까지 침투되도록 상기 제2 전도층의 양측 상에 형성되어 오믹 접촉을 형성하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극 사이의 제2 전도층 상에 형성되어 상기 제2 전도층과 콘택을 형성하는 게이트 전극이 포함되되, 상기 게이트 전극과 상기 소오스 전극 및 상기 드레인 전극간에는 절연막에 의해 전기적으로 절연되며, 상기 게이트 전극의 상부가 상기 소오스 전극 및 상기 드레인 전극 중 적어도 하나에 소정부분 중첩되어 형성됨으로써, 게이트 턴-온 전압의 증가, 항복전압의 증가 및 수평전도성분의 감소로 인하여 스위치 소자에 인가되는 최대전압한계값을 증가시켜 스위치 장치의 파워수송능력의 개선에 따른 고전력 저왜곡 특성 및 격리도의 증가를 기대할 수 있는 효과가 있다.
반도체 소자, 삽입 손실, 게이트 전극, 저손실 스위치, 고속 스위치Abstract translation: 本发明涉及一种晶体管和制造半导体器件的方法中，半绝缘基板，一第一掺杂硅层，所述第一导电层，与所述第一掺杂硅层和所述其它的掺杂浓度的第二掺杂硅层上的缓冲层 源电极和漏电极，形成在所述第二导电层的两侧以贯穿所述第一硅掺杂层的预定深度并与其形成欧姆接触; 在导电层和所述第二通过与所述栅电极和所述源电极和所述漏电极的栅极doedoe电极之间的绝缘膜电隔离上形成的源电极和第二，以形成一个导电层和所述漏电极之间的接触 并且，栅电极的上部形成为与源电极和漏电极中的至少一个的预定部分重叠， 的导通电压上升，由于在该击穿电压的增加和增加的最大电压极限水平传导部件的减少增加被施加到开关元件按照携带开关的容量高功率低失真特性的能力的提高，和隔离的栅极导 可以预期。
-
公开(公告)号：KR100521700B1
公开(公告)日：2005-10-14
申请号：KR1020030091338
申请日：2003-12-15
Applicant: 한국전자통신연구원
IPC: H01L29/778
Abstract: 본 발명의 반도체소자의 티형 게이트 형성방법은, 반도체기판 위에 제1 절연막을 형성하는 단계와, 제1 절연막 위에 제1 절연막의 일부 표면을 노출시키는 개구부를 갖는 마스크막패턴을 형성하되, 개구부의 폭은 상부에서 제1 절연막을 향할수록 점점 커지도록 하는 단계와, 제1 절연막의 노출부분에 대한 식각을 수행하여 반도체기판의 일부표면을 노출시키는 제1 절연막패턴을 형성하되, 반도체기판의 노출표면의 폭이 마스크막패턴의 하부 개구부의 폭보다 더 크도록 하는 단계와, 반도체기판의 노출표면, 제1 절연막패턴 및 마스크막패턴을 덮는 제2 절연막을 형성하는 단계와, 제2 절연막에 대한 이방성식각을 수행하여 반도체기판 위의 제2 절연막의 일부를 제거하여 반도체기판의 일부표면을 노출시키는 단계와 마스크막패턴 및 반도체기판의 노� �표면과 반도체기판 위의 제2 절연막 위에 상호 분리되는 게이트전극용 금속막을 형성하는 단계와, 그리고 마스크막패턴을 제거하여 마스크막패턴 위의 제2 절연막을 리프트-오프시키는 단계를 포함한다.
-
公开(公告)号：KR1020050062830A
公开(公告)日：2005-06-28
申请号：KR1020030093143
申请日：2003-12-18
Applicant: 한국전자통신연구원
IPC: H03F3/60
Abstract: 본 발명은 밀리미터파 대역 증폭 장치 및 정합 회로에 관한 것이다. 특히, 마이크로스트립 라인과 개방 스터브를 이용하여 정합 회로를 구성하고 더불어 각 단의 입력 정합 회로에 캐패시터를 이용하여 원하는 동작 주파수 대역에서만 이득성분을 갖고 원하지 않는 주파수 대역에서의 이득 성분을 감쇄 시킬 수 있는 밀리미터파 대역 증폭 장치 및 이에 사용되는 정합 회로에 관한 것이다.
-
公开(公告)号：KR1020050054602A
公开(公告)日：2005-06-10
申请号：KR1020030087994
申请日：2003-12-05
Applicant: 한국전자통신연구원
IPC: H01L27/095
CPC classification number: H01L29/7785
Abstract: 이중 면도핑 구조를 가지는 에피 기판으로부터 얻어진 고전력, 저삽입손실, 고격리도, 고스위칭속도를 갖는 고주파 스위치 소자에 관하여 개시한다. 본 발명에 따른 고주파 스위치 소자는, GaAs 반절연 기판 상에 AlGaAs/GaAs 초격자 버퍼층, 제1 Si 면도핑층, 도핑되지 않은 제1 AlGaAs 스페이서, 도핑되지 않은 InGaAs층, 도핑되지 않은 제2 AlGaAs 스페이서, 상기 제1 Si 면도핑층보다 큰 도핑 농도를 가지는 제2 Si 면도핑층 및 도핑되지 않은 GaAs/AlGaAs 캡층이 차례로 적층된 에피 기판을 포함한다. 상기 도핑되지 않은 GaAs/AlGaAs 캡층 위에는 상기 도핑되지 않은 GaAs/AlGaAs 캡층과 오믹 콘택을 형성하는 소오스 전극 및 드레인 전극이 형성되어 있다. 상기 소오스 전극 및 드레인 전극 사이에는 상기 도핑되지 않은 GaAs/AlGaAs 캡층과 쇼트키 콘택을 형성하는 게이트 전극이 형성되어 있다.
-
公开(公告)号：KR100472681B1
公开(公告)日：2005-03-10
申请号：KR1020020064135
申请日：2002-10-21
Applicant: 한국전자통신연구원
IPC: H01L21/60
CPC classification number: H01P5/107 , H01L2224/05554 , H01L2224/48091 , H01P11/002 , H01L2924/00014
Abstract: 본 발명은 도파관 구조의 패키지 및 그 제조방법에 관한 것으로, 반도체 칩 내에 프로브, 마이크로스트립-도파관 전이부 및 마이크로스트립 라인을 형성함으로써 도파관 구조의 패키지 제조시 본딩 와이어를 별도로 형성할 필요가 없어 본딩 와이어에 의한 기생성분의 발생을 최대한 억제하고, 제조공정에 소요되는 시간을 감소시켜 생산비용을 감소시킬 수 있는 도파관 구조의 패키지 및 그 제조방법을 개시한다.
-
-
-
-
-
-
-
-
-
Search Results
189
records
(took 0.037 seconds)
