-
公开(公告)号:WO2015130463A1
公开(公告)日:2015-09-03
申请号:PCT/US2015/015178
申请日:2015-02-10
Applicant: GROTE INDUSTRIES, LLC
Inventor: GRAMLICH, JR., Donald, L. , BROOKS, Timothy, W. , MARX, Martin, J. , ROBERTS, James, E. , CORWIN, William, L. , VINUP, David, W.
IPC: F21S19/00
CPC classification number: H05B33/0821 , F21Y2101/00 , F21Y2115/10 , H01L25/0753 , H01L25/167 , H01L2924/0002 , H05K1/09 , H05K1/181 , H05K3/284 , H05K2201/0108 , H05K2201/097 , H05K2201/10106 , Y02P70/611 , H01L2924/00
Abstract: A lighting device is described that includes a voltage source, a substrate, a wiring, a first light emitting diode (LED) and a second LED, a first electrical conductive element (ECE) and a second ECE, and a transparent, conductive sheet material. The wiring is formed on the substrate, and is connected to the voltage source. The first LED and the second LED are formed on the wiring. The first ECE and the second ECE are formed on the wiring. The sheet material is laminated onto the first and second LEDs and the first and second ECEs. The first and second LEDs are electrically connected in parallel and have opposite polarities. A sheet resistance exists between the first ECE and the first LED and between the second ECE and the second LED.
Abstract translation: 描述了一种照明装置,其包括电压源,衬底,布线,第一发光二极管(LED)和第二LED,第一导电元件(ECE)和第二ECE以及透明导电片材 。 布线形成在基板上,并连接到电压源。 第一个LED和第二个LED形成在布线上。 第一个ECE和第二个ECE形成在布线上。 片材被层压到第一和第二LED以及第一和第二ECE上。 第一和第二LED并联电连接并具有相反的极性。 在第一ECE和第一LED之间以及第二ECE和第二LED之间存在薄层电阻。
-
公开(公告)号:WO2015016289A1
公开(公告)日:2015-02-05
申请号:PCT/JP2014/070141
申请日:2014-07-30
Applicant: 京セラ株式会社
Inventor: 川崎 晃一
CPC classification number: H05K1/111 , H01L23/13 , H01L23/24 , H01L23/49838 , H01L24/32 , H01L2224/48091 , H01L2224/48137 , H01L2224/73265 , H01L2224/83385 , H01L2924/181 , H05K1/0209 , H05K1/181 , H05K3/243 , H05K3/244 , H05K3/3431 , H05K3/4629 , H05K2201/09154 , H05K2201/09163 , H05K2201/09381 , H05K2201/094 , H05K2201/09418 , H05K2201/09663 , H05K2201/097 , H05K2201/098 , H05K2201/10068 , H05K2201/10075 , H05K2201/10106 , H05K2201/10151 , H05K2201/2054 , H05K2203/1178 , Y02P70/611 , Y02P70/613 , H01L2924/00014 , H01L2924/00012
Abstract: 【課題】 電極上に電子部品を接合する際に、接合材内にボイドが発生する可能性を低減すること。 【解決手段】 配線基板1は、絶縁基板11と、絶縁基板11上に平面視で隣り合うようにして複数設けられた電極12とを有しており、電極12は外周縁に開口部12bを有して外周縁から内側に向かうスリット12aを有し、隣り合う2つの電極12のうち、一方の電極12にあるスリット12aは、スリット12aに引いた中心線12cが他方の電極12の外周縁と交わっている。
Abstract translation: [问题]为了减少当将电子部件接合到电极时在接合材料内出现空隙的可能性。 布线基板(1)具有绝缘基板(11)和在绝缘基板(11)上平面地并排设置的多个电极(12),电极(12) 在外周具有开口(12b)和从外周到内部的狭缝(12a),并且在彼此相邻的两个电极(12)中,一个电极(12)中的狭缝(12a)具有 ,与另一个电极(12)的外周相交,跟踪到狭缝(12a)的中心线(12c)。
-
公开(公告)号:WO2014125894A1
公开(公告)日:2014-08-21
申请号:PCT/JP2014/051455
申请日:2014-01-24
Applicant: 株式会社村田製作所
CPC classification number: H05K1/162 , H01F17/0006 , H01G2/06 , H01G4/40 , H01L23/49822 , H01L2224/16225 , H01L2924/19105 , H05K1/0313 , H05K1/111 , H05K1/115 , H05K1/165 , H05K3/383 , H05K3/4617 , H05K3/4632 , H05K2201/0129 , H05K2201/0355 , H05K2201/09527 , H05K2201/096 , H05K2201/09672 , H05K2201/097 , H05K2203/0278 , H05K2203/0307
Abstract: シート(11)~(15)を積層し、積層方向の上下方向から治具(90)を用いて加熱しながら圧着する。これにより、コンデンサ(C1)及びコイル(L1)を内部に備える積層回路基板(101)が製造される。このコンデンサ(C1)は、熱可塑性樹脂層(22)、(23)を挟んで互いに対向する第1導体パターン(32A)及び第2導体パターン(33A)によって構成されている。積層回路基板(101)では、第1導体パターン(32A)において第2導体パターン(33A)に対向する第1主面(91)と、第2導体パターン(33A)において第1導体パターン(32A)に対向する第2主面(92)とに、粗化処理が施されている。
Abstract translation: 提供电容器(C1)和线圈(L1)的叠层电路基板(101),其通过层叠板(11-15)制造,并且使用工具(90)将片材从 垂直层压方向加热。 电容器(C1)包括通过夹着热塑性树脂层(22,23)彼此相对的第一导电图案(32A)和第二导电图案(33A)。 对于层叠电路基板(101),对第一导电图案(32A)的第一主面(91),与第二导电图案(33A)相对的所述第一主面进行粗糙化处理。 和第二导电图案(33A)的第二主表面(92),所述第二主表面与第一导电图案(32A)相对。
-
公开(公告)号:WO2014112336A1
公开(公告)日:2014-07-24
申请号:PCT/JP2014/000059
申请日:2014-01-09
Applicant: 日本精工株式会社
CPC classification number: H05K1/0231 , B62D5/0406 , H01L2224/4103 , H01L2924/00014 , H05K1/0233 , H05K1/0298 , H05K1/115 , H05K1/141 , H05K1/162 , H05K1/18 , H05K2201/042 , H05K2201/097 , H05K2201/1006 , H01L2224/37099
Abstract: 基板上の部品レイアウトの制約を極力小さくすることができるノイズを抑制することが可能なプリント回路基板及びノイズ抑制構造を提供する。プリント回路基板(110)は、奇数層の導体パターン(111)、(113)、(115)と偶数層の導体パターン(112)、(114)、(116)とが絶縁層を挟んで上下方向に交互に配置される。奇数層の導体パターン(111),(113),(115)のうち第1スルーホール(117)を接続するための所定の領域及び第2スルーホール(118)に対して絶縁するための所定の領域を除く部分と、偶数層の導体パターン(112)、(114)、(116)のうち第2スルーホール(118)を接続するための所定の領域及び第1スルーホール(117)に対して絶縁するための所定の領域を除く部分とは、同一の形状を有し、且つ、上下方向において位置を同じにして重ねられる。
Abstract translation: 提供了能够使基板上的部件的布局限制尽可能小并且能够抑制噪声的印刷电路基板和噪声抑制结构。 印刷电路衬底(110)被配置为使得奇数层导体图案(111,113,115)和偶数层导体图案(112,114,116)在垂直方向上交替设置,其间夹有绝缘层 。 以下部分在垂直方向的相同位置处具有相同的形状和重叠:除了用于连接第一通孔(117)的规定区域和规定的第一通孔(117)之外的奇数层导体图案(111,113,115) 区域,用于相对于第二通孔(118)绝缘; 以及除了用于连接第二通孔(118)的规定区域和相对于第一通孔(117)绝缘的规定区域之外的偶数层导体图案(112,114,116)的部分。
-
公开(公告)号:WO2014022688A1
公开(公告)日:2014-02-06
申请号:PCT/US2013/053265
申请日:2013-08-01
Applicant: SAMTEC, INC.
Inventor: BIDDLE, Gary Ellsworth
CPC classification number: H01P3/081 , H01P3/026 , H01P5/028 , H01P5/08 , H05K1/0216 , H05K1/0219 , H05K1/0228 , H05K1/0237 , H05K1/0245 , H05K1/025 , H05K1/115 , H05K1/118 , H05K1/14 , H05K2201/09236 , H05K2201/09672 , H05K2201/097 , H05K2201/09781 , H05K2201/0979
Abstract: A substrate including a first transmission line arranged to transmit electrical signals and including first and second traces and a first dielectric layer. The first and second traces are separated from each other by the first dielectric layer. A printed circuit board includes a first transmission line arranged to transmit electrical signals and including first, second, and third traces; and a first dielectric layer. The first and second traces are separated from the third trace by the first dielectric layer.
Abstract translation: 一种衬底,包括布置成传输电信号并且包括第一和第二迹线的第一传输线和第一介电层。 第一和第二迹线通过第一介电层彼此分离。 印刷电路板包括布置成传输电信号并且包括第一,第二和第三迹线的第一传输线; 和第一电介质层。 第一和第二迹线通过第一介电层与第三迹线分离。
-
公开(公告)号:WO2013111752A1
公开(公告)日:2013-08-01
申请号:PCT/JP2013/051201
申请日:2013-01-22
Applicant: 京セラ株式会社
CPC classification number: H05K7/2039 , H01L23/04 , H01L23/047 , H01L23/10 , H01L23/36 , H01L23/4006 , H01L2924/0002 , H05K1/0203 , H05K3/303 , H05K2201/097 , H05K2201/10409 , H05K2201/10628 , H01L2924/00
Abstract: パッケージ10は、上面に開口を有した凹部1aに電子部品5が実装される筐体1と、この筐体1の側面に固定されて側方に向かって伸びたねじ止め部31とを備えている。ねじ止め部31は、先端側に設けられた、ねじを取り付けるための貫通孔36を有する薄肉部34と、薄肉部34と筐体1の側面との間に設けられた、筐体1の側面における厚みよりも薄く、薄肉部34の厚みよりも厚い厚肉部35と、厚肉部35に上下方向に設けられたねじ締結用の穴37とを有している。パッケージ10を外部基板に固定したときに筐体1が反っていても、パッケージから外部基板への放熱性を向上させることができる。
Abstract translation: 包装(10)包括:壳体(1),其中电子部件(5)安装在具有在上表面上具有开口的凹部(1a)中; 以及螺钉部分(31),其在固定在壳体(1)的侧表面上的同时横向延伸。 螺杆部分(31)具有:薄壁部分(34),其设置在前端侧并具有用于插入螺钉的通孔(36); 设置在所述薄壁部分(34)和所述壳体(1)的侧表面之间的厚壁部分(35),并且比所述壳体(1)侧的厚度薄,并且比所述薄壁 部分(34); 以及垂直设置在所述厚壁部(35)中的用于紧固螺钉的孔(37)。 即使当将包装(10)固定在永久性基板上时壳体(1)翘曲,也可以提高从封装到外部基板的散热。
-
公开(公告)号:WO2010106996A1
公开(公告)日:2010-09-23
申请号:PCT/JP2010/054348
申请日:2010-03-15
Applicant: タイコエレクトロニクスジャパン合同会社 , 野末 大介 , 内藤 岳樹 , 土橋 大亮 , ▲高▼須 俊之介
CPC classification number: H01Q7/00 , H01F5/003 , H01P7/082 , H01Q1/38 , H01Q9/27 , H04B5/0062 , H05K1/0237 , H05K1/165 , H05K2201/097
Abstract: 本発明は、高周波信号の通信に用いられる高周波結合器に関し、一定の通信品質と薄型化の双方を満たす高周波結合器を提供することを目的とし、回路基板100と、トロイダルコイル220とを有する高周波結合器1であって、トロイダルコイル220が、回路基板100の表面110と裏面120との間に、表面110上に延びスルーホール222により裏面120に接続し、この裏面120上に延びスルーホール222で表面110に接続し、再度表面110上に延び、これを繰り返して全体として表面110と裏面120とに跨って周回しながら回路基板100面に円を描くように一周するものであって、さらに、回路基板100上を一周する途中で、表面110と裏面120とに跨る周回方向を反転させているものである。
Abstract translation: 公开了一种在高频信号通信中使用的高频耦合器,其既满足预定的通信质量水平又满足期望的薄厚度。 高频耦合器(1)具有电路板(100)和环形线圈(220)。 环形线圈(220)在电路板(100)的顶表面(110)上延伸并且通过通孔(222)连接到电路板(100)的底表面(120),然后延伸到 所述底表面(120)通过所述通孔(222)连接到所述顶表面(110),并且再次在所述顶表面(110)上延伸,所述顶表面(110)之后在所述顶表面(110)和所述底表面 表面(120)。 因此,跨越顶面110和底面120的环形线圈220整体地绕着电路板100上的圆形圆整。 此外,在电路板(100)上的圆的中点处,环形线圈(220)反转跨越顶表面(110)和底表面(120)的旋转方向。
-
公开(公告)号:WO2008097997A1
公开(公告)日:2008-08-14
申请号:PCT/US2008/053082
申请日:2008-02-05
Applicant: RAMBUS INC. , LAMBRECHT, Frank
Inventor: LAMBRECHT, Frank
IPC: H01L25/10
CPC classification number: H01L23/48 , G11C5/025 , G11C5/04 , G11C7/1057 , G11C7/1084 , H01L25/18 , H01L2924/0002 , H01L2924/3011 , H05K1/181 , H05K2201/097 , H05K2201/10159 , H05K2203/1572 , Y02P70/611 , H01L2924/00
Abstract: The semiconductor module includes a plurality of memory die on a first side of a substrate and a plurality of buffer die on a second side of the substrate. Each of the memory die is disposed opposite and electrically coupled to one of the buffer die.
Abstract translation: 半导体模块包括在衬底的第一侧上的多个存储器管芯和在衬底的第二侧上的多个缓冲管芯。 每个存储器管芯相对设置并电耦合到缓冲管芯之一。
-
169.MINIATURE CIRCUITRY AND INDUCTIVE COMPONENTS AND METHODS FOR MANUFACTURING SAME 审中-公开
Title translation: 微型电路和电感元件及其制造方法公开(公告)号:WO2006063081A3
公开(公告)日:2007-12-06
申请号:PCT/US2005044319
申请日:2005-12-07
Applicant: FLEX MULTI FINELINE ELECTRONIX , WHITTAKER RONALD W , GUERRA JOE D , MARCOCI CIPRIAN
Inventor: WHITTAKER RONALD W , GUERRA JOE D , MARCOCI CIPRIAN
IPC: H01F27/28
CPC classification number: H01F27/266 , H01F17/0033 , H01F17/062 , H01F19/04 , H01F27/2804 , H01F41/046 , H01F2017/002 , H05K1/165 , H05K1/189 , H05K3/389 , H05K3/429 , H05K3/4644 , H05K2201/0179 , H05K2201/086 , H05K2201/097 , H05K2201/09809 , H05K2201/10416 , Y10T29/49124 , Y10T29/49126 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165
Abstract: Miniature circuitry and inductor components in which multiple levels of printed circuitry are formed on each side of a support panel, typically a printed circuit board or rigid flex. Electrical connection between the plural levels of circuitry and multiple windings around magnetic members are provided by plural plated through hole conductors. Small through hole openings accommodate a plurality of the plated through hole conductors since each is insulated from the others by a very thin layer of vacuum deposited organic layer such as parylene having a high dielectric strength. Adhesion of this plated copper to the organic layer is provided by first applying an adhesive promotor to the surface of the organic layer followed by the vacuum deposition of the organic layer.
Abstract translation: 微型电路和电感器部件,其中在支撑面板的每一侧,通常是印刷电路板或刚性柔性件上形成多层印刷电路。 多层电路和磁性构件周围的多个绕组之间的电连接由多个电镀通孔导体提供。 小的通孔开口容纳多个电镀通孔导体,因为它们通过非常薄的真空沉积的有机层(例如具有高介电强度的聚对二甲苯)绝缘。 通过首先在有机层的表面上施加粘合剂促进剂,然后真空沉积有机层来提供该镀铜的有机层的附着力。
-
170.SYSTEM AND METHOD FOR CROSSTALK REDUCTION IN A FLEXIBLE TRACE INTERCONNECT ARRAY 审中-公开
Title translation: 在柔性跟踪互连阵列中减少CROSSTALK的系统和方法公开(公告)号:WO2006036689A1
公开(公告)日:2006-04-06
申请号:PCT/US2005/033798
申请日:2005-09-21
Applicant: STORAGE TECHNOLOGY CORPORATION
Inventor: BUHLER, Otto R. , VILLIARD, Jeffrey G. , MCKINSTRY, Kevin D. , EWASKO, Ricky L.
IPC: G11B5/48
CPC classification number: H05K1/0228 , G11B5/48 , G11B5/484 , G11B5/486 , H05K1/0245 , H05K1/0393 , H05K2201/097
Abstract: A system for reducing signal crosstalk in a flexible trace interconnect array includes a flexible dielectric material base, and a plurality of conductors longitudinally arranged as pairs in a signal layer array on the base. At least one of the pairs of conductors comprises a twisted pair.
Abstract translation: 用于减少柔性迹线互连阵列中的信号串扰的系统包括柔性电介质材料基底和在基底上纵向排列成信号层阵列中的多个导体。 导体对中的至少一个包括双绞线。
-
-
-
-
-
-
-
-
-