公开(公告)号：US5429993A

公开(公告)日：1995-07-04

申请号：US216217

申请日：1994-03-21

Applicant: Bruce A. Beitman

Inventor： Bruce A. Beitman

IPC: G01P15/12 ,  B81B3/00 ,  G01P15/08 ,  H01L21/306 ,  H01L29/84 ,  H01L21/308

CPC classification number: B81C1/0015 ,  G01P15/0802 ,  B81B2201/0235 ,  B81B2203/0315 ,  B81C2201/0104 ,  B81C2201/0136 ,  B81C2201/019 ,  B81C2201/0191 ,  G01P2015/0828

Abstract: A semiconductor accelerometer is formed by attaching a semiconductor layer to a handle wafer by a thick oxide layer. Accelerometer geometry is patterned in the semiconductor layer, which is then used as a mask to etch out a cavity in the underlying thick oxide. The mask may include one or more apertures, so that a mass region will have corresponding apertures to the underlying oxide layer. The structure resulting from an oxide etch has the intended accelerometer geometry of a large volume mass region supported in cantilever fashion by a plurality of piezo-resistive arm regions to a surrounding, supporting portion of the semiconductor layer. Directly beneath this accelerometer geometry is a flex-accommodating cavity realized by the removal of the underlying oxide layer. The semiconductor layer remains attached to the handle wafer by means of the thick oxide layer that surrounds the accelerometer geometry, and which was adequately masked by the surrounding portion of the top semiconductor layer during the oxide etch step. In a second embodiment support arm regions are dimensioned separately from the mass region, using a plurality of buried oxide regions as semiconductor etch stops.

Abstract translation: 半导体加速度计是通过用厚的氧化物层将半导体层附着在手柄晶片上形成的。 加速度传感器几何形状在半导体层中图案化，然后将其用作掩模以蚀刻下面的厚氧化物中的空腔。 掩模可以包括一个或多个孔，使得质量区域将具有到下面的氧化物层的对应的孔。 由氧化物蚀刻产生的结构具有通过多个压阻臂区域以半悬臂方式支撑到半导体层的周围的支撑部分的大体积质量区域的预期加速度计几何形状。 直接在该加速度计几何形状之下的是通过去除下面的氧化物层而实现的柔性容纳腔。 半导体层通过围绕加速度计几何形状的厚氧化物层保持附着到处理晶片，并且在氧化物蚀刻步骤期间，半导体层被顶部半导体层的周围部分充分掩蔽。 在第二实施例中，使用多个掩埋氧化物区域作为半导体蚀刻停止件，将支撑臂区域与质量区域分开设计。

公开(公告)号：US5066533A

公开(公告)日：1991-11-19

申请号：US754004

申请日：1990-06-21

Applicant: William G. America ,  Richard R. Poole

Inventor： William G. America ,  Richard R. Poole

IPC: C23C16/34 ,  G01N25/18 ,  G03F1/22

CPC classification number: B81C1/00063 ,  C23C16/342 ,  G01N25/18 ,  G03F1/22 ,  B81B2201/054 ,  B81C2201/0136 ,  Y10T428/24479

Abstract: A laminated structure includes a wafer member with a membrane attached thereto, the membrane being formed of substantially hydrogen-free boron nitride having a nominal composition B.sub.3 N. The structure may be a component in a mechanical device for effecting a mechanical function, or the membrane may form a masking layer on the wafer. The structure includes a body formed of at least two wafer members laminated together with a cavity formed therebetween, with the boron nitride membrane extending into the cavity so as to provide the structural component such as a support for a heating element or a membrane in a gas valve. In another aspect borom is selectively diffused from the boron nitride into a surface of a silicon wafer. The surface is then exposed to EDP etchant to which the diffusion layer is resistant, thereby forming a channel the wafer member with smooth walls for fluid flow.

Abstract translation: 叠层结构包括具有膜的膜片构件，膜由具有标称组成B3N的基本上无氢的氮化硼形成。 该结构可以是用于实现机械功能的机械装置中的部件，或者膜可以在晶片上形成掩模层。 该结构包括由至少两个晶片构件形成的主体，所述至少两个晶片构件与形成在其间的空腔层压在一起，氮化硼膜延伸到空腔中，以便提供结构部件，例如气体中的加热元件或膜的支撑体 阀。 在另一方面，硼化物选择性地从氮化硼扩散到硅晶片的<100>表面。 然后将表面暴露于扩散层所抵抗的EDP蚀刻剂，从而形成具有平滑壁用于流体流动的晶片构件的通道。

公开(公告)号：TW457580B

公开(公告)日：2001-10-01

申请号：TW088113568

申请日：1999-08-09

Applicant: 西門斯股份有限公司

Inventor： 羅伯特艾格納 ,  湯姆士畢伯 ,  漢斯–裘爾格提姆米

IPC: H01L

CPC classification number: B81C1/00801 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81B2207/015 ,  B81C2201/0136 ,  H04R19/005 ,  H04R19/04 ,  H04R31/00

Abstract: 一種微機械式感測器(12)之製造方法,其特徵為包括以下各步驟; a)預備一種摻雜之半導體晶圓(4), b)施加一種磊晶層(l),至少在面對基板之平面區域中
須對此磊晶層(l)進行摻雜,使半導體晶圓和磊晶層
之間的界面(ll)中之電荷載體密度突然改變, c)情況需要時對通風孔(2)進行蝕刻,這些通風孔穿過
磊晶層,且情況需要時通風孔中填入一種犧牲性材料， d)以習知技術在磊晶層之上側施加
-至少一層犧牲層(9),
-至少一層間隔層(10),
-至一個膜片(5),
-依情況而定之半導體電路(8),其中此半導體電路可在形成膜片之後或在施加一些形成膜片所需之層之後才施加, e)對配置於感測器背面之開孔(6)進行蝕刻,其中須選
取此蝕刻方法,使上側方向中之蝕刻過程可預先進行
且在晶圓(4)和磊晶層(l)之間的界面中此蝕刻過程
是藉由電荷載體濃度之改變而停止。
此外,此種機械式感測器可用作壓力感測器或用於麥
克風中。

Abstract in simplified Chinese: 一种微机械式传感器(12)之制造方法,其特征为包括以下各步骤; a)预备一种掺杂之半导体晶圆(4), b)施加一种磊晶层(l),至少在面对基板之平面区域中 须对此磊晶层(l)进行掺杂,使半导体晶圆和磊晶层 之间的界面(ll)中之电荷载体密度突然改变, c)情况需要时对通风孔(2)进行蚀刻,这些通风孔穿过 磊晶层,且情况需要时通风孔中填入一种牺牲性材料， d)以习知技术在磊晶层之上侧施加 -至少一层牺牲层(9), -至少一层间隔层(10), -至一个膜片(5), -依情况而定之半导体电路(8),其中此半导体电路可在形成膜片之后或在施加一些形成膜片所需之层之后才施加, e)对配置于传感器背面之开孔(6)进行蚀刻,其中须选 取此蚀刻方法,使上侧方向中之蚀刻过程可预雪铁龙行 且在晶圆(4)和磊晶层(l)之间的界面中此蚀刻过程 是借由电荷载体浓度之改变而停止。 此外,此种机械式传感器可用作压力传感器或用于麦 克风中。

公开(公告)号：EP2300356B1

公开(公告)日：2017-12-27

申请号：EP09761543.9

申请日：2009-04-21

Applicant: Robert Bosch GmbH

Inventor： KRAMER, Torsten ,  AHLES, Marcus ,  GRUNDMANN, Armin ,  KNESE, Kathrin ,  BENZEL, Hubert ,  SCHUERMANN, Gregor ,  ARMBRUSTER, Simon

IPC: B81C1/00

CPC classification number: B81C1/00158 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

公开(公告)号：EP3238233A1

公开(公告)日：2017-11-01

申请号：EP15820159.0

申请日：2015-12-22

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

Inventor： POSSEME, Nicolas ,  LANDIS, Stéphan ,  NOURI, Lamia

IPC: H01L21/3065 ,  B81C99/00 ,  G02B5/18 ,  H01L21/308 ,  H01L21/311 ,  H01L21/768 ,  B29D11/00 ,  G02B3/00

CPC classification number: B29D11/00365 ,  B81B2203/0376 ,  B81C1/00103 ,  B81C1/0046 ,  B81C99/009 ,  B81C2201/0133 ,  B81C2201/0136 ,  C23C14/042 ,  C23C14/48 ,  C23C14/5853 ,  C23C14/5873 ,  G02B3/0025 ,  G02B3/0031 ,  G02B3/02 ,  G03F7/0002 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76804 ,  H01L21/76817

Abstract: The invention concerns, in particular, a method for producing patterns in a layer to be etched (410), from a stack comprising at least the layer to be etched (410) and one masking layer (420) overlying the layer to be etched (410), the masking layer (420) having at least one pattern (421), the method comprising at least: a) a step of modifying at least one area (411) of the layer to be etched (410) by ion implantation (430) in line with the at least one pattern (421); b) at least one sequence of steps comprising: b1) a step (440) of enlarging the at least one pattern (421) in a plane in which the layer (410) to be etched mainly extends; b2) a step of modifying at least one area (411', 411'') of the layer to be etched (410) by ion implantation (430) in line with the at least one enlarged pattern (421), the implantation being carried out at a depth less than the implantation depth of the preceding modification step; c) a step (461, 462) of removing the modified areas (411, 411', 411''), the removal comprising a step of etching the modified areas (411, 411', 411'') selectively to the non-modified areas (412) of the layer (410) to be etched.

Abstract translation: 本发明尤其涉及一种用于由至少包括待蚀刻层（410）和覆盖待蚀刻层（410）的一个掩蔽层（420）的叠层产生待蚀刻层（410）中的图案的方法， 410），所述掩模层（420）具有至少一个图案（421），所述方法至少包括：a）通过离子注入（410）修改要蚀刻的层（410）的至少一个区域（411） 430）与所述至少一个图案（421）一致; b）至少一个步骤序列，包括：b1）在待蚀刻的层（410）主要延伸的平面中放大至少一个图案（421）的步骤（440）; b） b2）通过与至少一个放大图案（421）一致的离子注入（430）来修改待蚀刻层（410）的至少一个区域（411'，411“）的步骤， 以小于前一修改步骤的植入深度的深度排出; c）去除所述修改区域（411,411'，411“）的步骤（461,462），所述去除包括选择性地将所述修改区域（411,411'，411”）蚀刻到所述修改区域 将被蚀刻的层（410）的改性区域（412）。

公开(公告)号：EP3238231A1

公开(公告)日：2017-11-01

申请号：EP15817367.4

申请日：2015-12-22

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

Inventor： LANDIS, Stéphan ,  POSSEME, Nicolas ,  BARNOLA, Sébastien ,  DAVID, Thibaut ,  NOURI, Lamia

IPC: H01L21/306 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/311 ,  H01L31/0236 ,  H01L33/00 ,  G03F7/00 ,  B81C1/00

CPC classification number: H01L21/266 ,  B81C1/00103 ,  B81C1/0046 ,  B81C1/00587 ,  B81C2201/0136 ,  B81C2201/0153 ,  B82Y10/00 ,  B82Y40/00 ,  C23C14/042 ,  C23C14/48 ,  G03F7/0002 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31144 ,  H01L31/02363 ,  H01L31/0392 ,  H01L31/1852 ,  H01L33/007 ,  H01L33/20 ,  H01L33/22 ,  Y02E10/50

Abstract: The invention relates, in particular, to a method for producing subsequent patterns in an underlying layer (120), the method comprising at least a step of producing previous patterns in a printable layer (110) overlying the underlying layer (120), the production of the previous patterns comprising the nanoimprinting of the printable layer (110) and leaving in place a continuous layer formed by the printable layer (110) and covering the underlying layer (120), characterised in that it comprises the following step: at least one step of modifying the underlying layer (120) by ion implantation (421) in the underlying layer (120), the implantation (421) being carried out through the printable layer (110) comprising the subsequent patterns, the implantation (421) parameters being chosen so as to form, in the underlying layer (120), implanted areas (122) and non-implanted areas, the non-implanted areas defining the subsequent patterns and having a geometry that is dependent on the previous patterns.

公开(公告)号：EP1423330B1

公开(公告)日：2013-09-11

申请号：EP02754435.2

申请日：2002-07-25

Applicant: ROBERT BOSCH GMBH

Inventor： BENZEL, Hubert ,  WEBER, Heribert ,  ARTMANN, Hans ,  PANNEK, Thorsten ,  SCHAFER, Frank

IPC: B81C1/00 ,  G01L9/00

CPC classification number: B81C1/00182 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042

公开(公告)号：EP2019081A3

公开(公告)日：2012-09-19

申请号：EP08160924.0

申请日：2008-07-22

Applicant: Honeywell International Inc.

Inventor： Detry, James F.

IPC: B81C1/00

CPC classification number: B81C1/00595 ,  B81C1/00365 ,  B81C2201/0136 ,  B81C2201/0167 ,  B81C2203/031

Abstract: A wafer for use in a MEMS device having two doped layers surrounding an undoped layer of silicon is described. By providing two doped layers around an undoped core, the stress in the lattice structure of the silicon is reduced as compared to a solidly doped layer. Thus, problems associated with warping and bowing are reduced. The wafer may have a pattered oxide layer to pattern the deep reactive ion etch. A first deep reactive ion etch creates trenches in the layers. The walls of the trenches are doped with boron atoms. A second deep reactive ion etch removes the bottom walls of the trenches. The wafer is separated from the silicon substrate and bonded to at least one glass wafer.

公开(公告)号：EP1544163A2

公开(公告)日：2005-06-22

申请号：EP04105448.7

申请日：2004-11-02

Applicant: ROBERT BOSCH GMBH

Inventor： BENZEL, Hubert ,  SCHAEFER, Frank ,  ARMBRUSTER, Simon ,  LAMMEL, Gerhard ,  SCHELLING, Christoph ,  BRASAS, Joerg

IPC: B81B3/00

CPC classification number: B81C1/00158 ,  B81B3/007 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0115 ,  B81C2201/0116 ,  B81C2201/0136

Abstract: Die Erfindung beschreibt ein Herstellungsverfahrens eines insbesondere mikromechanischen Halbleiterbauelements sowie ein mit diesem Verfahren hergestelltes Halbleiterbauelement. Zur Herstellung des Halbleiterbauelements ist vorgesehen, dass auf einem Halbleiterträger ein strukturiertes Stabilisierungselement mit wenigstens einer Öffnung erzeugt wird. Die Öffnung ist dabei so angebracht, dass sie den Zugang zu einem mit einer ersten Dotierung aufweisenden ersten Bereich im Halbleiterträger erlaubt. Weiterhin ist ein selektives Herauslösen wenigstens eines Teils des mit der ersten Dotierung versehenen Halbleitermaterials aus dem ersten Bereich des Halbleiterträger vorgesehen. Darüber hinaus wird mittels einer ersten Epitaxieschicht, die auf das Stabilisierungselement aufgebracht wird, eine Membran oberhalb des ersten Bereichs erzeugt. Wenigstens ein Teil des ersten Bereichs dient in einem weiteren Verfahrensschritt dazu, eine Kaverne unterhalb des Stabilisierungselement zu erzeugen. Der Kern der Erfindung besteht nun darin, das strukturierte Stabilisierungselement mittels einer zweiten Epitaxieschicht, die auf dem Halbleiterträger aufgebracht wird, zu erzeugen.

Abstract translation: 用于半导体的制造方法，爱尤其是微机械，元件包括在半导体衬底上形成有结构稳定元件（上开口，以一掺杂区，选择性地去除该区域的一部分，形成由外延膜（240）和形成空腔 250）。 第二外延层形成在基底上。 因此独立claimsoft被包括为如上述所形成的半导体元件。

公开(公告)号：EP1334060A1

公开(公告)日：2003-08-13

申请号：EP01992685.6

申请日：2001-10-06

Applicant: Robert Bosch GmbH

Inventor： BENZEL, Hubert ,  WEBER, Heribert ,  ARTMANN, Hans ,  SCHAEFER, Frank

IPC: B81B3/00

CPC classification number: B81C1/00595 ,  B81B2201/0235 ,  B81B2201/036 ,  B81C2201/0114 ,  B81C2201/0115 ,  B81C2201/0136 ,  B81C2203/0136

Abstract: The invention relates to the production of a micromechanical component, comprising a substrate (10), made from a substrate material with a first doping type (p), a micromechanical functional structure arranged in the substrate (10) and a cover layer for the at least partial covering of the micromechanical functional structure. The micromechanical functional structure comprises regions (15; 15a; 15b; 15c; 730; 740; 830) made from the substrate material with a second doping type (n), at least partially surrounded by a cavity (50; 50a-f) and the cover layer comprises a porous layer (30) made from the substrate material.

Abstract translation: 本发明涉及微机械部件的制造，该微机械部件包括由具有第一掺杂类型（p）的衬底材料制成的衬底（10），布置在衬底（10）中的微机械功能结构和用于at 微机械功能结构的至少部分覆盖。 微机械功能结构包括至少部分地由空腔（50; 50a-f）围绕的具有第二掺杂类型（n）的由衬底材料制成的区域（15; 15a; 15b; 15c; 730; 740; 830）; 覆盖层包括由基底材料制成的多孔层（30）。