中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1267 records (took 0.027 seconds)

    立体回路構造体
    181.
    发明申请
    立体回路構造体 审中-公开
    三维电路结构体

    公开(公告)号：WO2016140023A1

    公开(公告)日：2016-09-09

    申请号：PCT/JP2016/053761

    申请日：2016-02-09

    Applicant: オムロン株式会社

    Inventor： 川井　若浩

    IPC: H05K1/18 ,  H05K3/00

    CPC classification number: H05K1/0284 ,  H01L2224/20 ,  H01L2224/24195 ,  H05K1/185 ,  H05K2201/0209 ,  H05K2201/0215 ,  H05K2201/09118 ,  H05K2201/09218 ,  H05K2201/10636 ,  H05K2203/1469

    Abstract: 　電子部品（１１）は、立体基部２において互いに隣接する表面（Ｐ１）の端部および表面（Ｐ２）の端部に埋設されている。電極（２１）における表面（Ｐ１）に露出する箇所と、パッケージＩＣ（４１）の電極（１０１）とが、配線（２０１）を介して接続されている。電極（３１）における表面（Ｐ２）に露出する箇所と、電子部品（１５）の電極（２５）とが、配線（２０２）を介して接続されている。これにより、端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体を実現する。

    Abstract translation: 电子部件（11）嵌入表面（P1）的端部和表面（P2）的端部，端部在三维基部2上彼此相邻。一部分 通过布线（201）连接露出在表面（P1）上的电极（21）和封装IC（41）的电极（101）。 通过布线（202）连接露出在表面（P2）上的电极（31）的一部分和电子部件（15）的电极（25）。 由此实现了三维电路结构体，其不需要跨接或沿着端部部分的布线。

    異方導電性フィルム及び接続構造体
    182.
    发明申请
    異方導電性フィルム及び接続構造体 审中-公开
    各向异性导电膜和连接结构

    公开(公告)号：WO2016068127A1

    公开(公告)日：2016-05-06

    申请号：PCT/JP2015/080233

    申请日：2015-10-27

    Applicant: デクセリアルズ株式会社

    Inventor： 阿久津　恭志

    IPC: H01R11/01 ,  H01B5/16 ,  H05K3/32

    CPC classification number: H01L24/29 ,  B32B37/12 ,  B32B2307/202 ,  G06F17/5045 ,  H01B1/22 ,  H01L23/4985 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2929 ,  H01L2224/29298 ,  H01L2224/293 ,  H01L2224/29387 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/83101 ,  H01L2924/14 ,  H01R13/2414 ,  H05K1/028 ,  H05K1/111 ,  H05K1/144 ,  H05K3/32 ,  H05K2201/0209 ,  H05K2201/0215 ,  H05K2201/0266 ,  H05K2201/041

    Abstract: 絶縁接着剤層(10)、該絶縁接着剤層に格子状に配置された導電粒子(Ｐ)を含む異方導電性フィルム(１Ａ)であって、基準導電粒子(Ｐ0)と、基準導電粒子(Ｐ0)に最も近接した第１導電粒子(Ｐ1)と、第１導電粒子(Ｐ1)と同等又は第１導電粒子(Ｐ1)の次に基準導電粒子(Ｐ0)に近接した導電粒子であって、基準導電粒子(Ｐ0)と第１導電粒子(Ｐ1)を含む格子軸上に無い第２導電粒子(Ｐ2)について、基準導電粒子(Ｐ0)の異方導電性フィルムの長手方向の投影像(ｑ1)と第１導電粒子(Ｐ1)又は第２導電粒子(Ｐ2)が重なり、基準導電粒子(Ｐ)の異方導電性フィルムの短手方向の投影像(ｑ2)と第２導電粒子(Ｐ2)又は第１導電粒子(Ｐ1)が重なる。これらの重なり幅(Ｗ1)、幅(Ｗ2)の少なくとも一方が導電粒子(Ｐ)の粒子径(Ｄ)の１倍未満である。

    Abstract translation: 各向异性导电膜（1A）包括绝缘粘合剂层（10）和在绝缘粘合剂层中以格子排列的导电颗粒（P）。 关于参考导电颗粒（P0）; 最接近参考导电颗粒（P0）的第一导电颗粒（P1）; 以及第二导电粒子（P2），其在与所述基准导电性粒子（P0）的距离与所述第一导电粒子（P1）相同的距离处，或者在所述第一导电粒子 （P1），并且不在基准导电性粒子（P0）和第一导电粒子（P1）所在的晶格轴上，所以基准导电性粒子（P0）的长度方向的投影像（q1） 各向异性导电膜与第一导电粒子（P1）或第二导电粒子（P2）重叠，并且各向异性导电膜的横向的参考导电性粒子（P0）的投射图像（q2）与第二导电粒子 （P2）或第一导电粒子（P1）。 其重叠宽度（W1）和（W2）中的至少一个小于导电颗粒（P）的粒径（D）的一倍。

    複合材料及びその製造方法
    185.
    发明申请
    複合材料及びその製造方法 审中-公开
    复合材料及其制造方法

    公开(公告)号：WO2009123018A1

    公开(公告)日：2009-10-08

    申请号：PCT/JP2009/056167

    申请日：2009-03-26

    Applicant: 国立大学法人東北大学 ,  住友大阪セメント株式会社 ,  大見 忠弘 ,  寺本 章伸 ,  石塚 雅之 ,  日高 宣浩 ,  白方 恭

    Inventor： 大見 忠弘 ,  寺本 章伸 ,  石塚 雅之 ,  日高 宣浩 ,  白方 恭

    IPC: H01B3/00 ,  C08K9/04 ,  H05K1/03

    CPC classification number: H05K1/0373 ,  B22F1/02 ,  B22F2998/00 ,  C22C2202/02 ,  H01F1/24 ,  H01F1/26 ,  H01F1/37 ,  H05K1/0233 ,  H05K1/024 ,  H05K2201/0209 ,  H05K2201/0215 ,  H05K2201/0224 ,  H05K2201/0245 ,  H05K2201/086 ,  Y10T428/24 ,  Y10T428/25 ,  Y10T428/256 ,  Y10T428/257 ,  Y10T428/258 ,  B22F3/16

    Abstract: 　本発明の課題は、電子機器に搭載される電子部品や回路基板の小型化に有用であり、低磁気損失（ｔａｎδ）を呈する、複合材料とその製造方法を提供することにある。 　本発明の複合材料は、絶縁材料とこの絶縁材料内に分散している微粒子とを含有しており、微粒子は上記した絶縁材料と実質的に同一成分の絶縁材料で予め被覆されている。 　微粒子は有機物又は無機物から構成され、形状は扁平形状が好ましい。 　絶縁材料としては、電子部品の分野で通常用いられる絶縁材料を適宜用いる。 　本発明の複合材料の好ましい製造方法としては、微粒子を絶縁材料で予め被覆し、前記絶縁材料と実質的に同一成分の絶縁材料中に分散させる方法がある。 　本発明の複合材料は回路基板及び／または電子部品の材料として適用することにより、数百ＭＨｚ～１ＧＨｚ帯域における情報通信機器の更なる小型化、低消費電力化を実現することが可能となる。

    Abstract translation: 提供了一种复合材料，其可用于使电子部件的小型化或安装在电子设备上并且具有低的磁损耗（tand）的电路基板，以及用于制造复合材料的方法。 复合材料包含分散在绝缘材料中的绝缘材料和细颗粒，并且预先用包含与上述绝缘材料的组分基本相同的组分的绝缘材料涂覆微粒。 细颗粒由有机物质或无机物构成，优选为扁平状。 绝缘材料由电子部件领域中通常使用的绝缘材料适当地举例说明。 在制造复合材料的优选方法中，预先用绝缘材料涂覆微粒，并将其分散在具有与绝缘材料基本相同的部件的绝缘材料中。 当将复合材料用作电路基板和/或电子部件的材料时，复合材料可以实现数百MHz至1GHz的频带内的信息通信设备的更大的尺寸减小和更少的功耗。

    METHODS AND APPARATUS FOR EMI SHIELDING IN MULTI-CHIP MODULES
    186.
    发明申请
    METHODS AND APPARATUS FOR EMI SHIELDING IN MULTI-CHIP MODULES 审中-公开
    多芯片模块EMI屏蔽的方法和装置

    公开(公告)号：WO2008156943A1

    公开(公告)日：2008-12-24

    申请号：PCT/US2008/064186

    申请日：2008-05-20

    Applicant: FREESCALE SEMICONDUCTOR INC. ,  TANG, Jinbang ,  LIN, Jong-kai

    Inventor： TANG, Jinbang ,  LIN, Jong-kai

    IPC: H01L23/28 ,  H05K9/00

    CPC classification number: H05K1/0218 ,  H01L23/29 ,  H01L23/552 ,  H01L24/97 ,  H01L25/165 ,  H01L2924/181 ,  H05K1/185 ,  H05K3/4644 ,  H05K9/0047 ,  H05K2201/0215 ,  H05K2203/1316 ,  H01L2924/00

    Abstract: Methods and structures provide a shielded multi-layer package for use with multi-chip modules and the like. A substrate (102) (e.g., chip carrier) has an adhesive layer (104), where electronic components (106, 108) are attached. An insulating layer (110) is formed over the plurality of electronic components, and a conductive encapsulant structure (115) is formed over the insulating layer. The adhesive layer is detached from the electronic components, and multi-layer circuitry (140) is formed over, and in electrical communication with, the plurality of electronic components. A shielding via (150) is formed through the multilayer circuitry such that it contacts the conductive encapsulant.

    Abstract translation: 方法和结构提供了用于多芯片模块等的屏蔽多层封装。 衬底（102）（例如，芯片载体）具有附着有电子部件（106,108）的粘合剂层（104）。 在多个电子部件上形成有绝缘层（110），并且在绝缘层上形成导电密封剂结构（115）。 粘合剂层与电子部件分离，并且多层电路（140）形成在多个电子部件之上并与多个电子部件电连通。 通过多层电路形成屏蔽通孔（150），使得其与导电密封剂接触。

    導電性回路の形成方法
    188.
    发明申请
    導電性回路の形成方法 审中-公开
    电导体电路形成方法

    公开(公告)号：WO2007000833A1

    公开(公告)日：2007-01-04

    申请号：PCT/JP2006/302158

    申请日：2006-02-08

    Applicant: ハリマ化成株式会社 ,  寺田 信人 ,  吉原 理津子 ,  松葉 頼重

    Inventor： 寺田 信人 ,  吉原 理津子 ,  松葉 頼重

    IPC: C23C18/20 ,  H05K3/18

    CPC classification number: C23C18/1608 ,  C23C18/2006 ,  C23C18/204 ,  C23C18/206 ,  C23C18/2066 ,  C23C18/30 ,  H05K1/0284 ,  H05K3/0014 ,  H05K3/185 ,  H05K3/387 ,  H05K2201/0215 ,  H05K2201/0257 ,  H05K2203/302

    Abstract: 　本発明は、種々の形状に成形加工された不導体基材の表面に、接着剤層の表面と作製されるメッキ金属層とが直接的に接触する形態で、メッキ・マスク層を用いることなく、目的とする回路パターン形状に選択的な無電解メッキ金属層を形成することを可能とする、新規な選択的な無電解メッキ金属層の作製手法を提供する。該方法では、不導体基材の表面に硬化型バインダー樹脂を用いた接着剤層を設け、その表面に、平均粒子径１～２００ｎｍの金属微粒子が緻密に高い面密度で露呈する状態とした上で、回路パターン形状に対応する領域にエネルギー線照射を施し、不導体基材を成形加工を施した後に、無電解メッキを施すことで、該エネルギー線照射領域にのみ、無電解メッキ金属層を選択的に形成することができ、不導体基材の表面に接着剤層を介して高い接着性で固着されたものとなる。

    Abstract translation: 本发明提供一种用于选择性地形成无电镀金属层的新方法，其可以以预期的电路图案形式选择性地形成无电镀金属层，而不会在已形成各种形状的非导体基底材料的表面上形成电镀掩模层， 使得粘合剂层的表面与形成的电镀金属层直接接触。 该方法包括在非导体基材的表面上提供使用固化型粘合剂树脂的粘合剂层，使得组件具有使平均粒径为1至200nm的细金属颗粒以高密度暴露的状态 粘合剂层表面上的面积密度，将与电路图案形状相对应的区域暴露于光化辐射，对非导体基材进行成形，然后对非导体基材进行无电镀，由此化学镀金属层可以 仅在光化辐射暴露区域选择性地形成，并且可以通过粘合剂层以高粘合力固定在非导体基材的表面上。

    THE USE OF SOLDER PASTE FOR HEAT DISSIPATION
    189.
    发明申请
    THE USE OF SOLDER PASTE FOR HEAT DISSIPATION 审中-公开
    焊膏用于散热的使用

    公开(公告)号：WO2006116225A2

    公开(公告)日：2006-11-02

    申请号：PCT/US2006/015326

    申请日：2006-04-20

    Applicant: INTERNATIONAL RECTIFIER CORPORATION ,  SAWLE, Andrew Neil

    Inventor： SAWLE, Andrew Neil

    IPC: H01L23/34

    CPC classification number: H05K1/0265 ,  H01L23/367 ,  H01L2924/0002 ,  H05K1/0209 ,  H05K3/245 ,  H05K3/3484 ,  H05K2201/0215 ,  H05K2201/035 ,  H05K2201/09781 ,  H05K2203/043 ,  H01L2924/00

    Abstract: A circuit board includes at least one trace having at least one heat spreader disposed thereon, the heater spreader being formed of a solidified paste, such as a paste that includes a mixture of binder particles and filler particles, or a solder paste. As an example, the heater spreader may be configured to increase a cross-sectional area of a portion of the trace, thereby improving heat flow along that portion of the trace. Alternatively, the heater spreader may be configured to increase the surface area of the trace, thereby increasing heat dissipation from the circuit board. As another example, the heat spreader may be disposed between the trace and a semiconductor device and thereby function as a heat sink for the device.

    Abstract translation: 电路板包括至少一个具有设置在其上的至少一个散热器的迹线，加热器撒布机由固化糊剂形成，例如包含粘合剂颗粒和填料颗粒的混合物的糊料或焊膏。 作为示例，加热器撒布机可以被配置为增加痕迹的一部分的横截面面积，从而改善沿该迹线的该部分的热流。 或者，加热器吊具可以被配置为增加迹线的表面积，从而增加从电路板的散热。 作为另一示例，散热器可以设置在轨迹和半导体器件之间，从而用作该器件的散热器。

Patent Agency Ranking