公开(公告)号：CN102376653A

公开(公告)日：2012-03-14

申请号：CN201110199454.2

申请日：2011-07-12

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： G·戈丹

IPC: H01L23/00

CPC classification number: H01L29/0657 ,  B81C3/001 ,  B81C2203/036 ,  H01L21/2007 ,  H01L21/76251 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/27452 ,  H01L2224/27616 ,  H01L2224/2781 ,  H01L2224/27848 ,  H01L2224/279 ,  H01L2224/29187 ,  H01L2224/32145 ,  H01L2224/83014 ,  H01L2224/83193 ,  H01L2224/832 ,  H01L2224/83896 ,  H01L2224/94 ,  H01L2924/1461 ,  H01L2924/05442 ,  H01L2924/05042 ,  H01L2224/27 ,  H01L21/78 ,  H01L2924/00

Abstract: 本发明涉及一种低温键合方法，是一种用于组装第一元件和第二元件的方法，所述第一元件包括至少一个第一衬底或者至少一个芯片，所述第二元件包括至少一个第二衬底，该方法包括：a)在每个衬底上形成被称为键合层的表面层，这些键合层的至少其中之一是在小于或等于300℃的温度下形成的；b)在组装之前对所述键合层进行被称为脱气退火的第一退火，所述第一退火至少部分在至少等于后续的键合界面强化温度(Tr)但低于450℃的温度下进行；c)通过使所述键合层的暴露表面接触来组装所述衬底；d)组装好的结构在低于450℃的键合界面强化温度(Tr)下退火。

公开(公告)号：CN102341900A

公开(公告)日：2012-02-01

申请号：CN200980157864.1

申请日：2009-12-24

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·科尔纳

IPC: H01L21/62

CPC classification number: H01L21/2007

Abstract: 一种制造异质结构(200)的方法，包括将具有第一热膨胀系数的至少一个第一衬底(110)键合到具有第二热膨胀系数的第二衬底(120)上，所述第一热膨胀系数不同于所述第二热膨胀系数。在键合之前，在两个衬底的其中之一上从所述衬底(110)的键合面(110a)开始形成沟道(111)。用具有介于所述第一热膨胀系数和所述第二热膨胀系数之间的第三热膨胀系数的材料(130)填充所述沟道(111)。

公开(公告)号：CN102194667A

公开(公告)日：2011-09-21

申请号：CN201110009524.3

申请日：2011-01-12

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： A·沃弗里达茨 ,  S·莫利纳里

IPC: H01L21/02 ,  H01L21/20 ,  B24B9/06

CPC classification number: H01L21/76256 ,  H01L21/304 ,  H01L27/1464

Abstract: 本发明涉及使用热机械作用通过修整制造多层结构的过程。包括：键合步骤(S1)，将第一晶片(110)键合到第二晶片(120)上，至少所述第一晶片具有倒角边缘，键合界面具有小于或等于1J/m2的粘附能量；以及减薄步骤(S3，S4)，减薄所述第一晶片，以便形成转移层(115)。在减薄所述第一晶片之前，使用砂轮执行修整所述第一晶片的边缘的修整步骤，所述砂轮的工作面包括平均尺寸大于或等于800目或者小于或等于18微米的砂粒，使所述砂轮以大于或等于每秒钟5微米的下降速度下降，此外在距离所述键和界面的高度小于或等于30μm的高度(h110)处使所述砂轮停止向所述第一晶片中下降，从而执行所述修整步骤。

公开(公告)号：CN102130128A

公开(公告)日：2011-07-20

申请号：CN201010521914.4

申请日：2010-10-25

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马聚 ,  R·费朗特

IPC: H01L27/108 ,  H01L29/06 ,  H01L27/12

CPC classification number: H01L29/7841 ,  G11C11/404 ,  G11C2211/4016 ,  H01L27/0711 ,  H01L27/10802 ,  H01L29/086 ,  H01L29/7302

Abstract: 本发明涉及一种具有垂直双极注入器的DRAM存储器单元，包括：具有源极(S)、漏极(D)和位于源极和漏极之间的浮体(FB)的FET晶体管，被控制为将电荷注入FET晶体管的浮体中的注入器，所述注入器包括双极型晶体管，所述双极型晶体管具有发射极、基极和由FET晶体管的浮体形成的集电极，所述单元的特征在于，双极型晶体管的发射极被设置为FET晶体管的源极作为双极型晶体管的基极。本发明还涉及包括多个根据本发明的第一方面的存储器单元的存储器阵列，以及控制这种存储器单元的方法。

公开(公告)号：CN102104016A

公开(公告)日：2011-06-22

申请号：CN201010535420.1

申请日：2010-11-01

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： T·贝纳尔

IPC: H01L21/683 ,  H01L21/687 ,  H01J37/317

CPC classification number: H01L21/68764 ,  H01L21/68707 ,  H01L21/68728 ,  H01L21/68771

Abstract: 本发明涉及一种衬底保持器和夹具，所述衬底保持器包括：衬底支撑件；可移动的夹紧装置，其被配置为在第一位置接合位于所述支撑件上的衬底以及在不同的位置远离衬底；定位装置，其用于使所述夹紧装置从所述第二位置向所述第一位置移动。为了防止当没有衬底位于所述支撑件上时所述夹紧装置和所述支撑件之间接触，使用限制所述夹紧装置的运动的弹性止动元件。本发明还涉及一种夹具以及一种使用所述衬底保持器和所述夹具的离子注入机。

公开(公告)号：CN102097298A

公开(公告)日：2011-06-15

申请号：CN201010546693.6

申请日：2010-11-11

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： N·达瓦尔 ,  C·奥尔奈特

IPC: H01L21/02 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/76254 ,  H01L21/30604 ,  H01L21/76256

Abstract: 本发明涉及一种薄SOI器件的制造方法，包括：通过下列步骤形成结构：a)在施主衬底上形成第一蚀刻停止层；b)在该第一蚀刻停止层上形成第二蚀刻停止层，其中该第二蚀刻停止层的材料不同于该第一蚀刻停止层的材料；c)在该第二蚀刻停止层上形成薄硅膜；以及将该结构键合到目标衬底；以及通过在该第一蚀刻停止层开始的分裂而分离该施主衬底。

公开(公告)号：CN102088027A

公开(公告)日：2011-06-08

申请号：CN201010567066.0

申请日：2010-11-26

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·马聚尔 ,  R·费朗

IPC: H01L29/10 ,  H01L27/04 ,  H01L21/762 ,  H01L21/82

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/11807

Abstract: 本发明涉及一种具有绝缘膜下埋入背控制栅极的SeOI上一致晶体管电路。本发明涉及一种形成于绝缘体上半导体衬底上的半导体器件，衬底包括通过绝缘膜与基础衬底分开的半导体材料薄膜，器件包括由场效应晶体管构成的图形阵列，晶体管具有薄膜中的源极、漏极和沟道区域，器件还包括形成于沟道区域上的前控制栅极区域，源漏极区域具有相同尺寸，并通过固定尺寸的前控制栅极区域分离开，其特征在于图形的至少一个晶体管具有形成于该沟道区域之下的该基础衬底中的背控制栅极区域，能够对该背控制栅极进行偏压从而使晶体管的阈值电压偏移，以模拟晶体管的沟道宽度的变化，或者无论施加在晶体管的前控制栅极上的电压如何都强制该晶体管保持截止或导通。

公开(公告)号：CN102034687A

公开(公告)日：2011-04-27

申请号：CN201010263322.7

申请日：2010-08-25

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·拉加厄布兰夏德

IPC: H01L21/02 ,  H01L21/20

CPC classification number: H01L21/76256 ,  H01L21/304 ,  H01L21/30608 ,  Y10T29/49117 ,  Y10T29/49126

Abstract: 本发明涉及一种键合和转移层的工艺，所述工艺用于制造衬底的过程中，所述衬底特别应用于电子、光学或光电子领域。所述工艺包括下列步骤：通过分子吸附力键合所述接收衬底(2)和施主衬底(1)，对所述堆叠应用热处理从而结合键合界面(5)，通过研磨减薄施主衬底(1)，执行施主衬底(1)以及一部分接收衬底(2)的环形修整，在上述步骤之后，执行施主衬底(1)的剩余部分的暴露表面和接收衬底(2)的暴露表面的化学蚀刻步骤。

公开(公告)号：CN102017092A

公开(公告)日：2011-04-13

申请号：CN200980115233.3

申请日：2009-07-31

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： M·布鲁卡特 ,  M·米热特 ,  S·莫利纳里 ,  E·内雷

IPC: H01L21/304

CPC classification number: H01L21/304 ,  H01L21/76256 ,  H01L25/50 ,  H01L2225/06513 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了冲切结构(500)的方法，该结构(500)包括键合到第二晶片(300)的第一晶片(200)，该第一晶片(200)具有削边。该方法包括在包含该第一晶片(101)的厚度(e1)的第一深度(Pd1)以及距离该第一晶片(101)的边缘的第一宽度(ld1)上执行的第一冲切步骤(S4)。也在至少包含该第一晶片(101)的厚度(e1)的第二深度(Pd2)以及小于第一宽度(ld1)的第二宽度(ld2)上执行第二冲切步骤(S5)。

公开(公告)号：CN100592493C

公开(公告)日：2010-02-24

申请号：CN200580014164.9

申请日：2005-03-07

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： T·赤津 ,  N·达瓦尔 ,  N-P·源 ,  K·布德尔

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  Y02P70/605

Abstract: 本发明涉及一种形成包括层(1)的结构(30)的方法，该层(1)由选自半导体材料的材料制成且从施主晶片(10)剥离。本发明的方法包括：(a)注入原子种类用于在施主晶片(10)中接近剥离层(1)厚度的深度处形成脆弱区(4)，(b)将该施主晶片键合到接收晶片(20)，(c)提供热能用于在脆弱区(4)中从施主晶片(10)分开剥离层(1)，以及(d)处理该剥离层(1)。所述方法的特征在于：阶段(e)包括当所述剥离层仍与施主晶片(10)的剩余部分接触时所进行的剥离层(1)的恢复操作，且所述恢复操作通过在比剥离层(1)与施主晶片剩余部分(10′)的重附着温度低的温度的热处理进行。