-
公开(公告)号：KR101799014B1
公开(公告)日：2017-11-20
申请号：KR1020100131984
申请日：2010-12-21
Applicant: 에스케이하이닉스 주식회사 , 고려대학교 산학협력단
IPC: G11C11/4093 , G11C11/4074 , G11C7/10 , G11C5/14 , H03K19/0185
Abstract: 본발명의버퍼회로는전원전압및 출력노드사이에연결된로드부, 출력노드및 제 1 노드사이에연결되어입력신호를입력받는입력신호수신부, 제 1 노드및 접지전압사이에연결된소스부및 출력노드의출력신호에응답하여바이어스전압을출력하는제어부를포함하고, 소스부는바이어스전압에따라제 1 노드에서상기접지전압으로흐르는전류량이조절된다.
-
公开(公告)号：KR101233231B1
公开(公告)日：2013-02-14
申请号：KR1020110030336
申请日：2011-04-01
Applicant: 고려대학교 산학협력단
Abstract: 본 발명에 따른 전류 공급 장치는, 전원 전압과 입력 전압 차에 따른 출력 전압을 출력하는 전압 레귤레이터, 전압 레귤레이터의 출력단과 접지 사이에 병렬 연결된 복수의 스위칭 소자를 포함하는 출력 저항, 출력 저항에 영향을 미치는 환경 변화에 기인하여 상기 복수의 스위칭 소자에 대한 구동 제어 신호를 생성 및 출력하는 환경 변화 검출기 및 환경 변화 검출기의 출력단과 스위칭 소자의 구동 제어단 사이에 일단이 연결되고 타단이 접지되는 기설정된 커패시턴스를 갖는 커패시터를 포함하고, 환경 변화 검출기는 입력 신호가 복수의 지연 소자를 통해 출력되는 출력 신호의 위상 변화에 기초하여 복수의 스위칭 소자 중 어느 하나의 스위칭 소자를 턴온시키는 구동 제어 신호를 생성한다.
-
公开(公告)号：KR1020120070426A
公开(公告)日：2012-06-29
申请号：KR1020100131984
申请日：2010-12-21
Applicant: 에스케이하이닉스 주식회사 , 고려대학교 산학협력단
IPC: G11C11/4093 , G11C11/4074 , G11C7/10 , G11C5/14 , H03K19/0185
CPC classification number: G11C11/4093 , G11C5/147 , G11C7/1006 , G11C11/4074 , H03K19/018528
Abstract: PURPOSE: A buffer circuit, a duty correction circuit, and an active decoupling capacitor are provided to secure the stability of a ground voltage and a power voltage by reducing the variation of a PVT of a clock signal. CONSTITUTION: A load unit(100) is connected between a power voltage and an output node. An input signal receiving unit(200) is connected between an output node and a first node and receives an input signal. A source unit(300) is connected to the first node and a ground voltage. A control unit(400) outputs a bias voltage in response to an output signal of the output node. The source unit controls an amount of currents flowing from the first node to a ground voltage according to the bias voltage.
Abstract translation: 目的：提供缓冲电路，占空比校正电路和有源去耦电容，以通过减少时钟信号的PVT的变化来确保接地电压和电源电压的稳定性。 构成：负载单元（100）连接在电源电压和输出节点之间。 输入信号接收单元（200）连接在输出节点和第一节点之间，并接收输入信号。 源单元（300）连接到第一节点和接地电压。 控制单元（400）响应于输出节点的输出信号输出偏置电压。 源单元根据偏置电压控制从第一节点流向接地电压的电流量。
-
14.发明公开
公开(公告)号：KR1020110106568A
公开(公告)日：2011-09-29
申请号：KR1020100025672
申请日：2010-03-23
Applicant: 고려대학교 산학협력단
IPC: H03M1/66
CPC classification number: H03M1/14 , H03M1/002 , H03M1/48 , H03M2201/62 , H03M2201/8152 , H03M2201/932
Abstract: 본 발명은 캐패시터의 직렬연결을 이용하여 멀티플라잉 디지털 아날로그 변환기의 구성에 사용되는 캐패시터의 숫자를 줄여 칩 면적과 소모 전력을 줄인 멀티플라잉 디지털 아날로그 변환기 및 이를 이용한 파이프라인 아날로그 디지털 변환기에 관한 것으로, 본 발명에 따른 멀티플라잉 디지털 아날로그 변환기는 샘플링페이즈에서 입력전압을 입력받고 증폭페이즈에서 상기 샘플링페이즈에서 보다 캐패시턴스 값이 줄어드는 제1캐패시터부; 상기 샘플링페이즈에서 상기 입력전압을 입력받고 상기 증폭페이즈에서 디지털 전압을 입력받는 제2캐패시터부; 및 상기 샘플링페이즈에서 상기 제1캐패시터부와 상기 제2캐패시터부가 입력받은 입력전압과 상기 증폭페이즈에서 상기 제2캐패시터부가 입력받은 디지털전압의 차이를 증폭한 레지듀 전압을 출력하기 위한 증폭부를 포함하고, 상기 제1캐패시터부는 상기 증폭페이즈에서 상기 증폭부의 입력노드와 출력노드사이에 네거티브 피드백 루프를 이루는 것을 특징으로 한다.
-
公开(公告)号：KR100900083B1
公开(公告)日：2009-06-01
申请号：KR1020070074345
申请日：2007-07-25
Applicant: 고려대학교 산학협력단 , 전북대학교산학협력단
IPC: G05F1/455
Abstract: 본 발명은 공정, 전원 전압 및 온도의 변화에 둔감하고 출력 전압 범위가 넓은 저소비 전력 전류원에 관한 것으로, 이를 위하여 낮은 전원 전압에서도 넓은 출력 범위를 가지면서 외부 환경 변화에 둔감하게 안정적인 전류를 제공함과 아울러, 이러한 환경 변화에 대한 보상을 디지털 방식으로 처리하도록 하여 보상에 필요한 전력 소모를 최대한 억제하여 불필요한 설계 여유로 인한 과도한 전력 낭비를 방지할 수 있는 뛰어난 효과가 있다. 또한, 외부 환경 변화에 대한 변동이 큰 저항을 수동 소자가 아닌 특성이 상이한 복수의 트랜지스터 저항을 대신 적용하도록 하고, 외부 환경 변화를 디지털 검출을 통해 파악한 후 상기 트랜지스터 저항들 중 하나를 선택하는 방식으로 전류를 유지하도록 하여 안정적인 고정 전류를 제공할 수 있는 효과가 있다.
전류원, PVT, 지연, 트랜지스터 저항, MOS 저항-
Patent Agency Ranking
公开(公告)号：KR1020060108367A
公开(公告)日：2006-10-18
申请号：KR1020050030549
申请日：2005-04-13
Applicant: 고려대학교 산학협력단 , 한국전자통신연구원
CPC classification number: H03K5/00006 , H03K5/1534 , H03L7/0814
Abstract: 지연고정루프를 이용한 주파수 체배기가 제공된다. 체배계수제어부는 설정된 체배비에 대응하는 선택신호를 출력한다. 전압제어지연부는 소정의 입력클럭신호를 소정시간 순차적으로 지연시켜 복수개의 전압제어지연신호를 출력한다. 천이감지부는 전압제어지연신호 중에서 선택신호에 대응하는 개수의 전압제어지연신호로부터 상승에지를 감지하고, 상승에지가 감지되면 하강펄스를 출력한다. 다중화부는 선택신호에 대응하는 개수의 전압제어지연신호 중에서 마지막으로 출력되는 신호를 선택하여 입력클럭신호의 위상을 제어하는 위상검출기로 출력한다. 에지결합부는 천이감지부로부터 하강펄스가 입력될 때마다 출력신호의 위상을 변경하여 생성한 출력클럭신호를 출력한다. 본 발명에 따르면, 저지터의 특성의 주파수 체배기를 구현할 수 있으며, 주파수 체배비를 동적으로 변화시킴으로써, 하나의 입력 주파수에 대해 다양한 주파수를 얻을 수 있다.
-
公开(公告)号：KR101399434B1
公开(公告)日：2014-05-30
申请号：KR1020100003855
申请日：2010-01-15
Applicant: 고려대학교 산학협력단
IPC: H03M1/12
Abstract: 본 발명은 아날로그 디지털 변환기에 관한 것으로서, 더욱 상세하게는 시간 인터리브드 아날로그 디지털 변환기에 관한 것이다.
본 발명의 따른 시간 인터리브드(Time-Interleaved) 아날로그 디지털 변환기는, 복수의 아날로그 디지털 변환기; 및 상기 복수의 아날로그 디지털 변환기의 외부에서, 상기 복수의 아날로그 디지털 변환기에 입력되는 아날로그 입력신호와 비교되는 기준전압을 생성하여 상기 복수의 아날로그 디지털 변환기로 제공하는 기준전압 발생기를 포함하되, 상기 기준전압 발생기는, 상기 복수의 아날로그 디지털 변환기의 출력신호를 입력받아 상기 기준전압을 생성하는 기준전압 발생부; 및 상기 생성된 기준전압이 상기 복수의 아날로그 디지털 변환기로 제공되도록 제어하는 제어부를 포함하되, 상기 기준전압 발생부는, N(N은 자연수)개의 저항열을 포함하고, 상기 N개의 저항열 중 제 N번째 저항열은 2^N개의 저항을 구비한다.-
公开(公告)号：KR101253224B1
公开(公告)日：2013-04-16
申请号：KR1020110078154
申请日：2011-08-05
Applicant: 고려대학교 산학협력단
IPC: H03M1/12
Abstract: 아날로그 디지털 변환기는, 제 1 입력전압 및 공통전압에 기초하여 제 1 전압을 출력하는 제 1 전압 입력부, 상기 제 1 입력전압과 차동 관계에 있는 제 2 입력전압 및 공통전압에 기초하여 제 2 전압을 력하는 제 2 전압 입력부, 상기 제 1 입력전압, 제 2 입력전압 및 공통전압에 기초하여 샘플 홀드 동작을 수행하는 제 1 샘플 홀드부, 상기 제 1 입력전압, 제 2 입력전압 및 공통전압에 기초하여 샘플 홀드 동작을 수행하는 제 2 샘플 홀드부, 상기 제 1 샘플 홀드부의 출력단과 선택적으로 접속되며, 병렬 접속된 복수의 커패시터에 충전된 전압을 출력하는 제 1 커패시터 어레이, 상기 제 2 샘플 홀드부의 출력단과 선택적으로 접속되며, 병렬 접속된 복수의 커패시터에 충전된 전압을 출력하는 제 2 커패시터 어레이, 상기 제 1 전압 입력부, 제 2 전압 입력부, 제 1 커패시터 어레이 및 제 2 커패시터 어레이의 출력 전압을 비교하는 이중 비교부 및 축차 비교 알고리즘 및 상기 이중 비교부의 비교 결과에 따라, 입력전압에 대한 디지털 코드를 생성하고, 상기 제 1 샘플 홀드부 및 제 2 샘플 홀드부에 피드백 전압을 전송하고, 상기 제 1 커패시터 어레이 및 제 2 커패시터 어레이의 동작을 제어하는 제어신호를 생성하는 SAR제어부를 포함한다.
-
公开(公告)号：KR1020110083883A
公开(公告)日：2011-07-21
申请号：KR1020100003855
申请日：2010-01-15
Applicant: 고려대학교 산학협력단
IPC: H03M1/12
CPC classification number: H03M1/38 , H03M1/002 , H03M1/36 , H03M1/50 , H03M2201/225 , H03M2201/23
Abstract: PURPOSE: A time-interleaved analog-to-digital converter is provided to have a small number of resistors, thereby effectively reducing the size of a circuit. CONSTITUTION: A first analog-digital converter(310) includes a sampling unit(301), a comparison unit(303), and a successive approximation register(305). The successive approximate register performs successive approximation of the output signals of the comparison unit. The comparison unit compares the sampled signal with a first reference voltage outputted from a reference voltage generator(340). The reference voltage generator comprises a reference voltage generating unit(343) and a controller(341). The controller provides a generated reference voltage to a plurality of analog to digital converters.
Abstract translation: 目的：提供时间交织的模数转换器以具有少量的电阻器，从而有效地减小电路的尺寸。 构成：第一模拟数字转换器（310）包括采样单元（301），比较单元（303）和逐次逼近寄存器（305）。 连续的近似寄存器执行比较单元的输出信号的逐次近似。 比较单元将采样信号与从参考电压发生器（340）输出的第一参考电压进行比较。 参考电压发生器包括参考电压产生单元（343）和控制器（341）。 控制器向多个模数转换器提供产生的参考电压。
-
公开(公告)号：KR1020090034663A
公开(公告)日：2009-04-08
申请号：KR1020070100028
申请日：2007-10-04
Applicant: 고려대학교 산학협력단
IPC: H03M1/12
CPC classification number: H03M1/186 , H03M1/002 , H03M2201/196 , H03M2201/6107 , H03M2201/622
Abstract: A method and an apparatus for converting an analog signal into a digital signal are provided to reduce the number of preamplifiers and comparators by reducing a comparison range by the resistance heat switching. A switching control unit(220) controls a switch according to an input voltage. A first comparator(230) controls a comparison range according to an output value of the switching control unit. An encoding unit(260) encodes a digital code outputted from the first comparator.
Abstract translation: 提供一种用于将模拟信号转换为数字信号的方法和装置，通过减小电阻热切换的比较范围来减少前置放大器和比较器的数量。 切换控制单元（220）根据输入电压来控制开关。 第一比较器（230）根据切换控制单元的输出值控制比较范围。 编码单元（260）对从第一比较器输出的数字码进行编码。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.026 seconds)
