中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

71 records (took 0.033 seconds)

    반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
    13.
    发明授权
    반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법 有权
    制造半导体器件和等离子体氧化方法的方法

    公开(公告)号：KR100935380B1

    公开(公告)日：2010-01-08

    申请号：KR1020067016283

    申请日：2004-03-01

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 사사키마사루 ,  카베요시로

    IPC: H01L21/3065

    CPC classification number: H01L21/28247

    Abstract: 실리콘 웨이퍼(101) 상의 게이트 산화막(102) 상에, 폴리실리콘을 성막하고, 폴리실리콘 전극층(103)(제1 전극층)을 형성한다. 이 폴리실리콘 전극층(103) 상에 텅스텐층(105)(제2 전극층)을 형성한다. 또한, 텅스텐층(105)을 형성하기 전에, 미리 도전성의 배리어층(104)을 폴리실리콘 전극층(103)의 위에 형성해 둔다. 그 후, 질화실리콘층(106)을 에칭 마스크하고 에칭 처리를 한다. 그리고, 노출된 폴리실리콘층(103)의 노출면에, 산소 가스와 수소 가스를 함유하는 처리 가스를 이용하여 처리 온도를 300℃ 이상으로 한 플라즈마 산화 처리에 의해, 산화 절연막(107)을 형성한다. 이에 따라, 텅스텐층(105)을 산화시키지 않고서, 폴리실리콘 전극층(103)에 대해 선택적인 산화 처리를 행할 수 있다.

    반도체 장치의 제조방법, 실리콘 산화막 형성방법 및 반도체 제조장치
    16.
    发明授权
    반도체 장치의 제조방법, 실리콘 산화막 형성방법 및 반도체 제조장치 失效
    用于制造半导体器件和形成氧化硅膜的方法，以及用于制造半导体器件的装置

    公开(公告)号：KR100871465B1

    公开(公告)日：2008-12-03

    申请号：KR1020057014621

    申请日：2004-02-13

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 사사키마사루

    IPC: H01L21/336 ,  H01L29/78

    CPC classification number: H01L21/28247 ,  H01L21/0217 ,  H01L21/28044 ,  H01L21/31654 ,  H01L29/4941

    Abstract: 실리콘 웨이퍼(100)상의 게이트 산화막(102)상에, 폴리실리콘을 성막하여, 폴리실리콘 전극층(103)(제 1 전극층)을 형성한다. 이 폴리실리콘 전극층(103)상에, 텅스텐층(105)(제 2 전극층)을 형성한다. 또, 텅스텐층(105)을 형성하기 전에, 미리 도전성의 배리어층(104)을 폴리실리콘 전극층(103) 위에 형성해 놓는다. 그 후, 질화실리콘층(106)을 에칭 마스크로서, 에칭 처리를 행한다. 그리고, 노출로 된 폴리실리콘층(103)의 노출면에, 플라즈마 산화 처리에 의해, 산화절연막(107)을 형성한다. 이에 의해, 텅스텐층(105)을 산화시키지 않고서, 폴리실리콘 전극층(103)에 대하여 선택적인 산화 처리를 행할 수 있다.

    반도체 기판 도전층 표면의 청정화 방법
    18.
    发明公开
    반도체 기판 도전층 표면의 청정화 방법 有权
    清洁半导体衬底导电层表面的方法

    公开(公告)号：KR1020070085038A

    公开(公告)日：2007-08-27

    申请号：KR1020067010790

    申请日：2004-12-03

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 사사키마사루 ,  이데신지 ,  오자키시게노리

    IPC: H01L21/3065

    CPC classification number: H01L21/02063 ,  H01J2237/335 ,  H01L21/02068 ,  H01L21/76814 ,  H01L21/76838

    Abstract: A method of cleaning semiconductor substrate conductive layer surface which can remove a residual organic material and a natural oxide satisfactorily and does not adversely affect a k value without damaging the side-wall insulation film of a via hole. A semiconductor device, comprising insulation films (2, 3) formed on the surface of the conductive layer (1) of a semiconductor substrate and a via hole (4) formed in the insulation film (3) to partly expose the conductive layer (1), is carried into a reaction vessel, plasma including hydrogen is generated in the reaction vessel to clean the surface of the conductive layer (1) at the bottom of the via hole (4), a residual organic material (6) is decomposed and removed by ashing, and a copper oxide film (7) on the surface of the conductive layer (1) is reduced to Cu.

    Abstract translation: 一种清洁半导体衬底导电层表面的方法，其可以令人满意地去除残留的有机材料和天然氧化物，并且不会对k值产生不利影响而不损坏通孔的侧壁绝缘膜。 一种半导体器件，包括形成在半导体衬底的导电层（1）的表面上的绝缘膜（2,3）和形成在绝缘膜（3）中的通孔（4），以部分地暴露导电层（1） ）携带到反应容器中，在反应容器中产生包含氢的等离子体，以清洁通孔（4）底部的导电层（1）的表面，残留的有机材料（6）被分解， 通过灰化除去，并且在导电层（1）的表面上的氧化铜膜（7）被还原为Cu。

    플라즈마 처리 장치
    19.
    发明公开
    플라즈마 처리 장치 失效
    等离子体加工设备

    公开(公告)号：KR1020070061799A

    公开(公告)日：2007-06-14

    申请号：KR1020077004320

    申请日：2005-12-16

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 사사키마사루

    IPC: H01L21/205

    CPC classification number: H01J37/32495 ,  C23C16/4404 ,  C23C16/511 ,  H01J37/32192 ,  H01L21/0223 ,  H01L21/02252 ,  H01L21/31662

    Abstract: Disclosed is a plasma processing apparatus (100) comprising a plasma-generating means, a processing vessel defining the processing chamber for performing a plasma process on an object substrate, a substrate stage arranged within the processing vessel on which the object substrate is placed, and an exhausting means for reducing the pressure in the processing vessel. In this plasma processing apparatus (100), a wall (27a) of a support part (27) for supporting a microwave-transmitting plate (28) is at a high electron temperature exceeding at least 1.5 eV when a plasma is generated. A covering portion (60) composed of a heat-resistant insulating material such as quartz is so formed as to cover the wall (27a).

    Abstract translation: 公开了一种等离子体处理装置（100），其包括等离子体产生装置，限定用于在对象基板上执行等离子体处理的处理室的处理容器，布置在其上放置有对象基板的处理容器内的基板台，以及 用于减小处理容器中的压力的​​排气装置。 在该等离子体处理装置（100）中，当产生等离子体时，用于支撑微波透射板（28）的支撑部分（27）的壁（27a）处于高于至少1.5eV的高电子温度。 由诸如石英的耐热绝缘材料构成的覆盖部分（60）形成为覆盖壁（27a）。

    반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
    20.
    发明公开
    반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법 有权
    制造半导体器件和等离子体氧化方法的方法

    公开(公告)号：KR1020060115915A

    公开(公告)日：2006-11-10

    申请号：KR1020067016283

    申请日：2004-03-01

    Applicant: 도쿄엘렉트론가부시키가이샤

    Inventor： 사사키마사루 ,  카베요시로

    IPC: H01L21/3065

    CPC classification number: H01L21/28247 ,  H01L21/0223 ,  H01L21/02252 ,  H01L29/4941

    Abstract: A polysilicon electrode layer (103) (a first electrode layer) is formed by forming a polysilicon film on a gate oxide film (102) on a silicon wafer (101). A tungsten layer (105) (a second electrode layer) is formed on this polysilicon electrode layer (103). In addition, a barrier layer (104) is formed on the polysilicon electrode layer (103) before the formation of the tungsten layer (105). Etching is then conducted using a silicon nitride layer (106) as the etching mask. Next, an oxide insulating film (107) is formed on an exposed surface of the polysilicon layer (103) by plasma oxidation wherein a process gas containing oxygen gas and hydrogen gas is used at a process temperature not less than 300°C. With this method, a selective oxidation of the polysilicon electrode layer (103) can be carried out without oxidizing the tungsten layer (105).

    Abstract translation: 通过在硅晶片（101）上的栅极氧化膜（102）上形成多晶硅膜来形成多晶硅电极层（第一电极层）（第一电极层）。 在该多晶硅电极层（103）上形成钨层（105）（第二电极层）。 此外，在形成钨层（105）之前，在多晶硅电极层（103）上形成阻挡层（104）。 然后使用氮化硅层（106）作为蚀刻掩模进行蚀刻。 接下来，通过等离子体氧化在多晶硅层（103）的露出表面上形成氧化物绝缘膜（107），其中使用含有氧气和氢气的处理气体，处理温度不低于300℃。 利用该方法，可以在不氧化钨层（105）的情况下进行多晶硅电极层（103）的选择性氧化。

Patent Agency Ranking