적층 세라믹 커패시터 및 그 제조방법
    11.
    发明公开
    적층 세라믹 커패시터 및 그 제조방법 审中-实审
    多层陶瓷电容器及其制造方法

    公开(公告)号:KR1020150047384A

    公开(公告)日:2015-05-04

    申请号:KR1020130127386

    申请日:2013-10-24

    Abstract: 본발명의일 실시형태는복수의유전체층을포함하는세라믹본체; 상기복수의유전체층 중하나이상의유전체층을사이에두고교대로배치되는제1 및제2 내부전극; 상기제1 내부전극및 제2 내부전극과각각전기적으로연결되는제1 전극층및 제2 전극층; 상기세라믹본체의외부면중 하나이상의면에배치된보호층; 및상기제1 전극층및 제2 전극층상에배치되며상기보호층의일부를덮는전도성수지층; 을포함하는적층세라믹커패시터를제공할수 있다.

    Abstract translation: 根据本发明的实施例,多层陶瓷电容器包括陶瓷体,陶瓷体包括多个电介质层,第一内部电极和第二内部电极,它们通过在电介质层之间插入一个或多个电介质层而交替地布置, 电连接到第一内部电极和第二内部电极的第一电极层和第二电极层,设置在陶瓷体的外表面的一个或多个表面上的保护层和导电性树脂 层,其布置在第一电极层和第二电极层上并覆盖保护层的一部分。

    적층 세라믹 커패시터 및 그 실장 기판
    12.
    发明公开
    적층 세라믹 커패시터 및 그 실장 기판 有权
    多层陶瓷电容器和电路板用于安装

    公开(公告)号:KR1020150041489A

    公开(公告)日:2015-04-16

    申请号:KR1020130120073

    申请日:2013-10-08

    CPC classification number: H01G2/065 H01G4/012 H01G4/12 H01G4/30

    Abstract: 본발명은유전체층을포함하는세라믹본체; 상기세라믹본체내에서상기유전체층을사이에두고서로대향하도록배치되는제1 및제2 내부전극; 및상기세라믹본체의양 단면을덮도록형성된제1 및제2 외부전극;을포함하며, 상기세라믹본체는용량형성부인액티브층과상기액티브층의상면및 하면중 적어도일면에형성되는용량비형성부인커버층을포함하며, 상기커버층은상기세라믹본체의상하면의상기제1 및제2 외부전극이형성된끝단에대응하는영역을중심으로좌우일정거리에형성된복수의더미전극층을포함하며, 상기세라믹본체의두께를 T, 상기제1 및제2 내부전극의층수를 AL, 상기제1 및제2 내부전극의두께를 AT, 상기더미전극층의두께를 DT 및상기더미전극층의층수를 DL이라하면, 상기더미전극층의층수(DL)는 {(T × x) - (AL × AT)} / DT를만족하며, 상기 x는 9.0% 이상을만족하는적층세라믹커패시터및 그실장기판을제공한다.

    Abstract translation: 本发明提供一种多层陶瓷电容器,其包括:陶瓷体,其包括电介质层; 第一和第二内部电极,布置成在介电层的两侧彼此面对; 以及形成为覆盖陶瓷体的两个截面的第一和第二外部电极,其中陶瓷体包括作为电容形成部分的有源层和形成在至少一个侧面上的电容非形成部分的覆盖层 在有源层的上表面和下表面之间,覆盖层包括在对应于陶瓷体的上表面和下表面的端部的区域的左右两侧形成一定距离的多个虚拟电极层,其中第一 并且形成第二外部电极,以及用于安装第二外部电极的板。 当陶瓷体的厚度为T时,第一和第二内部电极的层数为AL,虚设电极的厚度为DT,虚拟电极层的层数为DL。 虚拟电极层的数量(DL)满足{(T×x) - (AL×AT)} / DT,x满足9.0%以上。

    도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
    14.
    发明公开
    도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 审中-实审
    导电树脂组合物,多层陶瓷电容器及其制造方法

    公开(公告)号:KR1020140090466A

    公开(公告)日:2014-07-17

    申请号:KR1020130002559

    申请日:2013-01-09

    CPC classification number: H01G4/008 H01G4/12

    Abstract: The present invention relates to a conductive resin composition, a laminated ceramic capacitor including the same, and a manufacturing method thereof. The conductive resin composition includes 10 to 50w% of gel type polydimethylsiloxane (PDMS) and 50 to 90w% of conductive metal particles.

    Abstract translation: 导电性树脂组合物及其制造方法技术领域本发明涉及导电性树脂组合物及其制造方法。 导电性树脂组合物含有10〜50w%的凝胶型聚二甲基硅氧烷(PDMS)和50〜90w%的导电性金属粒子。

    칩 부품
    20.
    发明公开
    칩 부품 审中-实审
    芯片组件

    公开(公告)号:KR1020160044338A

    公开(公告)日:2016-04-25

    申请号:KR1020140139247

    申请日:2014-10-15

    CPC classification number: H01G4/30 H01G4/012 H01G4/1227 H01G4/232

    Abstract: 본발명의일 실시예에따른칩 부품은, 복수의제1 및제2 유전체층이교대로배치되는용량형성층을포함하는세라믹본체및 상기세라믹본체의길이방향의양 측면에배치되는외부전극; 을포함하고, 상기용량형성층은, 상기복수의제1 유전체층상에서로이격되어배치되며, 상기세라믹본체의길이방향의양 측면을통해노출되어상기외부전극과연결되는제1 및제2 내부전극및 상기복수의제2 유전체층상에배치되며, 상기제1 및제2 내부전극의일부와중첩되는플로팅(floating) 전극을포함하고, 상기세라믹본체는, 상기세라믹본체의상면및 하면중 적어도일면과상기용량형성층사이에배치되며, 상기세라믹본체의길이방향의양 측면으로노출되는제1 및제2 더미전극이배치되는복수의제3 유전체층을갖는보호층을더 포함하며, 상기보호층은, 상기제1 및제2 더미전극사이에배치되는제3 더미전극을더 포함할수 있다.

    Abstract translation: 根据本发明的实施例的芯片部件包括陶瓷体,其包括交替布置多个第一和第二电介质层的电容形成层和布置在陶瓷体的两个纵向侧的外部电极。 电容形成层包括第一内部电极和第二内部电极,该第一内部电极和第二内部电极分别设置在多个第一电介质层上,并且通过暴露于陶瓷体的两个纵向侧面而与外部电极连接, 布置在所述多个第二电介质层上并与所述第一和第二内部电极的一部分重叠。 陶瓷体还包括设置在陶瓷体的上表面和下表面中的至少一个和电容形成层之间的保护层,并且具有多个第三电介质层,其中第一和第二虚拟电极暴露于两个纵向侧 的陶瓷体。 保护层还可以包括布置在第一和第二虚拟电极之间的第三虚拟电极。

Patent Agency Ranking