-
公开(公告)号：KR1020020021201A
公开(公告)日：2002-03-20
申请号：KR1020000053910
申请日：2000-09-14
Applicant: 삼성전자주식회사
IPC: G11C7/00
Abstract: PURPOSE: A semiconductor device with signal line arrangement structure is provided to be capable of improving a setup/hold window and a skew and securing a high-speed operation of a semiconductor device. CONSTITUTION: A plurality of signal lines are connected between a signal providing part and a signal receiving part on a semiconductor substrate. The longest signal line connected between the signal providing part and the signal receiving part is formed to have the largest width. The shortest signal line connected between the signal providing part and the signal receiving part is formed to have the least width.
Abstract translation: 目的：提供具有信号线布置结构的半导体器件，以能够改善建立/保持窗口和偏斜并确保半导体器件的高速操作。 构成：多个信号线连接在半导体衬底上的信号提供部分和信号接收部分之间。 连接在信号提供部和信号接收部之间的最长的信号线形成为具有最大的宽度。 连接在信号提供部分和信号接收部分之间的最短信号线形成为具有最小的宽度。
-
公开(公告)号：KR100197557B1
公开(公告)日：1999-06-15
申请号：KR1019950048344
申请日：1995-12-11
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 장치.
2. 발명이 해결하려고 하는 기술적 과제
전원전압의 사양에 관계없이 동일한 마스크에 의한 제조공정으로 반도체 장치를 제조할 수 있는 광역 전압동작 특성을 가지는 반도체 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
인가되는 전원전압의 레벨을 검출하여 각기 다른 레벨의 신호를 출력하는 외부전원 감지회로들을 구비한 개선된 반도체 장치는 상기 외부전원 감지회로들의 서로 다른 출력신호들에 응답하여 상기 전원전압의 레벨변동시 상기 반도체 장치의 풀업 및 풀 다운 전류 구동능력을 그에 따라 조절하는 수단을 포함한다.
4. 발명의 중요한 용도
반도체 장치에 사용된다.-
公开(公告)号：KR100172405B1
公开(公告)日：1999-03-30
申请号：KR1019950032482
申请日：1995-09-28
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야 : 풀업소자와 풀다운소자를 가지는 반도체 인버팅 회로.
2. 발명이 해결하려고 하는 기술적 과제 : 저전압에서는 동작속도를 빠르게 할 수 있고, 고전압에서는 소비전류를 감소시킬 수 있는 반도체 메모리 장치용 인버팅 회로를 제공함에 있다.
3. 발명의 해결방법의 요지 : 풀업소자와 풀다운소자를 가지는 반도체 인버팅 회로는 상기 풀업소자의 크기와 풀다운 소자의 크기를 전원전압의 변화에 따라 서로 전기적으로 다르게 해주는 수단을 가짐을 특징으로 한다.
4. 발명의 중요한 용도 : 풀업소자와 풀다운소자를 가지는 반도체 인버팅 회로에 사용된다.-
公开(公告)号：KR1019970051237A
公开(公告)日：1997-07-29
申请号：KR1019950057019
申请日：1995-12-26
Applicant: 삼성전자주식회사
Inventor： 박철성
IPC: G11C11/407
Abstract: 메모리 장치의 억세스 시간과 데이터 출력 홀드 시간과의 시간 차이를 최소화시키기 위한 반도체 메모리 장치의 출력 제어 장치를 개시한다. 반도체 메모리 장치에 있어서, 데이터 출력 홀드 시간 보상을 하기 위해 입력 신호 변화를 감지하여 펄스를 생성하는 ATD 회로; 상기 ATD회로의 출력으로 입력으로 하여 센스 앰프를 제어하는 센스 앰프 제어 로직; 및 상기 센스 앰프 제어 로직의 제어에 의해 데이터를 저장할 수 있는 레지스터를 구비하는 반도체 메모리 장치의 출력 제어 장치를 제공한다. 상기 ATD회로는 메모리 셀의 지정을 위한 어드레스 신호와, 메모리 장치의 칩 인에이블 또는 디져브를 제어하는
신호, 그리고 리드 또는 라이트를 제어하는
신호인 제어신호를 조합하여 감지하도록 구성된다.
따라서, 본 발명에 의하면, 반도체 메모리 장치에서 데이터 출력시 일정한 시간동안 데이터 출력을 유지시켜줌과 동시에 엑세스 시간과의 시간 차이를 최소화 시켜줌으로써 메모리 장치를 사용하는 사용자로 하여금 효율적으로 시스템 응용할 수 있는 반도체 메모리 장치를 제공한다.-
-
Patent Agency Ranking
公开(公告)号：KR1020160060400A
公开(公告)日：2016-05-30
申请号：KR1020140162641
申请日：2014-11-20
Applicant: 삼성전자주식회사
IPC: G11C11/406
CPC classification number: H01L25/0657 , H01L23/34 , H01L2224/32145 , H01L2224/32225 , H01L2225/06589 , H01L2924/0002 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , G11C11/40626 , G01K7/00 , G11C11/40615
Abstract: 본발명의실시예에따른반도체시스템은, 적어도하나의제1 온도센서가온도를측정한결과로부터제1 온도정보를생성하는제1칩, 및상기제1 온도정보에기초하여제어되는제2 온도센서를포함하는제2칩을포함한다.
Abstract translation: 提供一种通过使温度传感器能够精确地测量发热量而不产生操作误差的半导体芯片，以及包括该半导体芯片的半导体系统。 根据本发明的实施例，半导体系统包括：第一芯片，用于从至少一个第一温度传感器测量温度的结果产生第一温度信息; 以及包括基于第一温度信息控制的第二温度传感器的第二芯片。
-
公开(公告)号：KR1020160051397A
公开(公告)日：2016-05-11
申请号：KR1020140151319
申请日：2014-11-03
Applicant: 삼성전자주식회사
IPC: G11C11/406
CPC classification number: G11C11/40626 , G11C11/406 , G11C11/40611 , G11C11/40615 , G11C11/4076
Abstract: 본발명의일 실시예에따른반도체메모리장치는, 온도변화를센싱하여 MRS 코드신호를제공할때, 상기 MRS 코드신호에응답하여타겟로우리프레쉬의수행횟수를결정한다.
Abstract translation: 根据本发明的实施例，当通过感测温度变化提供MRS代码信号时，半导体存储器件响应于模式寄存器组（MRS）代码信号确定目标行刷新（TRR）的数量，由此 无论温度变化如何，都能执行内部稳定的TRR性能。
-
公开(公告)号：KR100856130B1
公开(公告)日：2008-09-03
申请号：KR1020070001970
申请日：2007-01-08
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: G11C11/413
Abstract: 동기/ 비동기 동작이 가능한 반도체 메모리 장치 및 상기 반도체 메모리 장치의 데이터 입/ 출력 방법이 개시된다. 상기 반도체 메모리 장치는 메모리 셀 어레이; 상기 메모리 셀 어레이의 셀에 데이터를 기입하고, 기입된 데이터를 독출하기 위해 필요한 주변회로; 및 상기 반도체 메모리 장치의 모드 전환에 따라 상기 주변회로의 레이트 라이트 동작과 바이패스 동작을 제어하는 바이패스 제어부를 구비하여 데이터 코히런시가 유지될 수 있고 클럭 신호의 토글 여부만으로 모드 전환신호를 발생시켜 모드 전환시 필요할 수 있는 더미 싸이클 타임을 방지할 수 있다.
동기, 비동기, 바이패스-
公开(公告)号：KR1020080065061A
公开(公告)日：2008-07-11
申请号：KR1020070001970
申请日：2007-01-08
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: G11C11/413
Abstract: A semiconductor memory device capable of synchronous/asynchronous operation and a data input/output method of the semiconductor memory device are provided to maintain data coherency during a mode change. According to a semiconductor memory device operating in a first mode and a second mode, a memory cell array(12) has memory cells arranged in matrix of rows and columns. A peripheral circuit writes data in a cell of the memory cell array, and reads written data. A bypass control unit(30) enables rate write operation and bypass operation of the peripheral circuit when the semiconductor memory device operates in the first mode, and disables the rate write operation and the bypass operation of the peripheral circuit when the semiconductor memory device operates in the second mode.
Abstract translation: 提供能够进行同步/异步操作的半导体存储器件以及半导体存储器件的数据输入/输出方法，以在模式改变期间保持数据一致性。 根据以第一模式和第二模式工作的半导体存储器件，存储单元阵列（12）具有以行和列为矩阵排列的存储单元。 外围电路将数据写入存储单元阵列的单元，并读取写入的数据。 当半导体存储器件在第一模式下工作时，旁路控制单元（30）能够进行外围电路的速率写入操作和旁路操作，并且当半导体存储器件工作时禁止外围电路的速率写入操作和旁路操作 第二种模式。
-
公开(公告)号：KR1020080006113A
公开(公告)日：2008-01-16
申请号：KR1020060064856
申请日：2006-07-11
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/812 , G11C29/806 , G11C29/808
Abstract: A repair device capable of repairing a fail cell by section word line unit and a method thereof are provided to minimize the increase of layout area of a semiconductor memory device, as increasing repair efficiency for the fail cell. According to a semiconductor memory device, an address comparison part determines to enable a redundancy main word line corresponding to a main address, by comparing the main address of a fail address indicating the position of a fail cell with a main address of an external address. A repair part(140) repairs the fail cell, by enabling a redundancy section word line corresponding to a section address of the external address among redundancy section word lines connected to the redundancy main word line. Each redundancy section word line corresponds to a section word line using a different main word line of a memory cell array as an upper word line.
Abstract translation: 提供能够按部分字线单元修复故障单元的修复设备及其方法，以使半导体存储器件的布局面积的增加最小化，因为故障单元的修复效率提高。 根据半导体存储器件，地址比较部分通过将指示故障单元的位置的失败地址的主地址与外部地址的主地址进行比较来确定能够对应于主地址的冗余主字线。 通过在与冗余主字线连接的冗余部分字线中启用与外部地址的部分地址相对应的冗余部分字线，修复部分（140）修复故障单元。 每个冗余部分字线对应于使用存储单元阵列的不同主字线作为上字线的部分字线。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.027 seconds)
