公开(公告)号：KR101406223B1

公开(公告)日：2014-06-30

申请号：KR1020070107817

申请日：2007-10-25

Applicant: 삼성전자주식회사

Inventor： 정현수 ,  이동호 ,  황성덕 ,  강선원 ,  백승덕

IPC: H01L27/00

CPC classification number: H01L25/0657 ,  H01L24/02 ,  H01L24/16 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/13023 ,  H01L2224/13024 ,  H01L2224/16112 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/2518 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/81365 ,  H01L2224/81385 ,  H01L2224/81805 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/014

Abstract: 손상을 억제하고 높은 신뢰성을 확보할 수 있는 상호 연결부를 갖는 칩 온 칩 반도체 소자의 제조방법에 관해 개시한다. 이를 위해 본 발명은, 금속배선에 복수개의 불연속지점이 형성된 제1 반도체소자를 준비하고, 표면에 불연속지점에 대응하는 복수개의 범프가 형성된 제2 반도체 소자를 준비한 후, 제2 반도체 소자 위에 제1 반도체 소자를 정렬하여 제2 반도체 소자의 범프와 제1 반도체 소자에 있는 금속배선의 불연속지점을 연결하는 것을 특징으로 칩 온 칩(COC) 반도체소자의 제조방법을 제공한다. 따라서 반도체 소자의 고속화를 달성하고, 방열 특성을 개선하고, 다핀 접속이 가능하며 내장된 반도체 칩이 증가된 시스템 인 패키지(SIP: System In Package)를 구현할 수 있다.
칩 온 칩, 범프, 적층, 재배선.

公开(公告)号：KR100874926B1

公开(公告)日：2008-12-19

申请号：KR1020070055729

申请日：2007-06-07

Applicant: 삼성전자주식회사

Inventor： 백승덕 ,  우메모토미쓰오 ,  이강욱

IPC: H01L23/12 ,  H01L25/00

CPC classification number: H01L25/0657 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541

Abstract: Provided are a high reliability stack module fabricated at low cost by using simplified processes, a card using the stack module, and a system using the stack module. In the stack module, unit substrates are stacked with respect to each other and each unit substrate includes a selection terminal. First selection lines are electrically connected to selection terminals of first unit substrates disposed in odd-number layers, pass through some of the unit substrates, and extend to a lowermost substrate of the unit substrates. Second selection lines are electrically connected to selection terminals of second unit substrates disposed in even-number layers, pass through some of the unit substrates, and extend to the lowermost substrate of the unit substrates. The selection terminal is disposed between the first selection lines and the second selection lines.

Abstract translation: 提供了通过使用简化的工艺以低成本制造的高可靠性堆栈模块，使用堆栈模块的卡以及使用堆栈模块的系统。 在堆叠模块中，单元基板相对于彼此堆叠，并且每个单元基板包括选择端子。 第一选择线电连接到以奇数层布置的第一单元基板的选择端子，穿过一些单元基板，并延伸到单元基板的最下面的基板。 第二选择线电连接到布置成偶数层的第二单元基板的选择端子，穿过一些单元基板，并延伸到单元基板的最下面的基板。 选择端子设置在第一选择线和第二选择线之间。

公开(公告)号：KR1020080051203A

公开(公告)日：2008-06-11

申请号：KR1020060121863

申请日：2006-12-05

Applicant: 삼성전자주식회사

Inventor： 백승덕 ,  강선원

IPC: H01L23/12

CPC classification number: H01L25/18 ,  H01L21/568 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A chip stack package and a manufacturing method thereof are provided to improve the yield of a first chip since it is not necessary to increase the size of the first chip form formation of plugs. A chip stack package includes an intermediate substrate(110) having a recess(112), a first chip(130) mounted in the recess, and a second chip(140) disposed on the intermediate substrate, the second chip being electrically connected to the first chip. A package substrate(150) is disposed under the intermediate substrate, and plugs(120) penetrate the intermediate substrate to electrically connect the second chip with the package substrate. The recess is disposed at a lower portion of the intermediate substrate, and the first and second chips are electrically connected to each other through second plugs.

Abstract translation: 提供了一种芯片堆叠封装及其制造方法，以提高第一芯片的产量，因为不需要增加插头的第一芯片形成的尺寸。 芯片堆叠包括具有凹部（112），安装在凹部中的第一芯片（130）和设置在中间基板上的第二芯片（140）的中间基板（110），第二芯片电连接到 第一芯片 封装衬底（150）设置在中间衬底之下，并且插头（120）穿过中间衬底以将第二芯片与封装衬底电连接。 凹槽设置在中间基板的下部，第一和第二芯片通过第二插头彼此电连接。

公开(公告)号：KR100800486B1

公开(公告)日：2008-02-04

申请号：KR1020060117087

申请日：2006-11-24

Applicant: 삼성전자주식회사

Inventor： 강선원 ,  백승덕

IPC: G11C7/10 ,  G11C5/14

CPC classification number: G11C5/063 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A semiconductor memory device having an improved signal transmission path and a driving method thereof are provided to provide a stable voltage signal with reduced noise to a memory cell, by providing a voltage signal to the memory cell directly. A semiconductor memory device(100) comprises a first semiconductor chip(110) and a second semiconductor chip(120). The first semiconductor chip comprises an input/output circuit to transmit and receive a voltage signal, a data signal and a control signal to/from the outside. The second semiconductor chip comprises a memory cell region for storing data. The first semiconductor chip and the second semiconductor chip have a stack structure. The semiconductor memory device receives a voltage signal through a signal path formed in the outside of the input/output circuit.

Abstract translation: 提供具有改进的信号传输路径及其驱动方法的半导体存储器件，通过向存储器单元直接提供电压信号，向存储单元提供具有降低噪声的稳定电压信号。 半导体存储器件（100）包括第一半导体芯片（110）和第二半导体芯片（120）。 第一半导体芯片包括用于向/从外部发送和接收电压信号，数据信号和控制信号的输入/输出电路。 第二半导体芯片包括用于存储数据的存储单元区域。 第一半导体芯片和第二半导体芯片具有堆叠结构。 半导体存储器件通过形成在输入/输出电路外部的信号路径接收电压信号。

公开(公告)号：KR100639702B1

公开(公告)日：2006-10-30

申请号：KR1020040098008

申请日：2004-11-26

Applicant: 삼성전자주식회사

Inventor： 백승덕 ,  강선원 ,  이동호 ,  이종주 ,  박상욱

IPC: H01L23/12 ,  H01L23/32 ,  H01L23/28

CPC classification number: H01L23/49833 ,  H01L23/3128 ,  H01L24/48 ,  H01L25/03 ,  H01L25/0657 ,  H01L2224/06135 ,  H01L2224/06136 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2225/0651 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2225/06586 ,  H01L2225/06596 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 본 발명은 완성된 멀티칩 패키지의 한 구성요소가 되는 패키지된 반도체 다이에 관한 것으로서, 절연성기재 및 그 절연성기재상에 형성된 배선패턴을 갖는 다이용(die 用) 기판과, 소정의 테스트들을 통과하여 노운 굳 패키지(known good package)로 판정되고 그 다이용 기판상에 실장되며 그 배선패턴과 전기적으로 연결되는 반도체칩을 갖는 반도체 패키지와, 그 반도체 패키지를 봉지하는 봉지재를 포함하는 것을 특징으로 한다. 또한 본 발명은 패키지된 반도체 다이의 제조방법으로서, 절연성기재와 그 절연성기재상에 형성된 배선패턴를 갖는 다이용(die 用) 기판이 준비되는 단계와, 소정의 테스트들을 통과하여 노운 굳 패키지(known good package)로 판정된 반도체 패키지가 그 다이용 기판에 실장되어 그 반도체 패키지와 그 배선패턴이 전기적으로 연결되는 단계와, 그 반도체 패키지가 봉지재로 봉지되는 단계를 포함하는 것을 특징으로 한다.
이에 따라 본 발명에 따른 패키지된 반도체 다이에는 양불 테스트를 거친 검증된 반도체 패키지가 적용되기 때문에 양품여부가 불분명한 베어칩(bare chip)을 그대로 적용한 종래의 경우보다 제조시 수율이 향상되고, 본 발명에 따른 패키지된 반도체 다이 자체가 노운 굳 패키지가 되므로 멀티칩 패키지에 대한 대응성 및 설계 유연성(design flexibility)이 종래보다 향상된다.

公开(公告)号：KR1020060075124A

公开(公告)日：2006-07-04

申请号：KR1020040113688

申请日：2004-12-28

Applicant: 삼성전자주식회사

Inventor： 백승덕 ,  강선원 ,  이동호 ,  이종주 ,  박상욱

IPC: H01L23/02 ,  H01L23/48

CPC classification number: H01L25/105 ,  H01L23/3107 ,  H01L23/5385 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/1005 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/19107 ,  H05K1/181 ,  H05K3/284 ,  H05K3/305 ,  H05K3/328 ,  H05K2201/10477 ,  H05K2201/10977 ,  H05K2203/049 ,  Y02P70/611 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 솔더볼을 사용하지 않는 반도체 패키지 모듈 그 제조방법에 관해 개시한다. 이를 위해 본 발명은, 복수개의 반도체 소자가 탑재될 수 있는 모듈 보오드와, 모듈 보오드에 접착수단을 통해 탑재되고, 모듈 보오드와 와이어 본딩이 가능한 구조이고, 전기적 최종 검사가 완료된 반도체 패키지와, 반도체 패키지의 제2 본드패드와 상기 모듈 보오드의 본드 패드를 전기적으로 연결하는 제2 와이어와, 상기 제2 와이어 및 상기 반도체 패키지를 밀봉하는 제3 봉지수지를 구비하는 것을 특징으로 하는 반도체 패키지 모듈 및 그 제조방법을 제공한다. 이러한 반도체 패키지 모듈은 솔더볼을 사용하지 않기 때문에 신뢰성이 저하되는 문제를 극복할 수 있고, 전기적 검사가 끝난 반도체 패키지를 사용하기 때문에 모듈의 수율이 저하되는 문제를 개선할 수 있다.
반도체 패키지 모듈, 솔더 접합 신뢰도, 수율, COB.

公开(公告)号：KR100583966B1

公开(公告)日：2006-05-26

申请号：KR1020040041963

申请日：2004-06-08

Applicant: 삼성전자주식회사

Inventor： 백승덕 ,  장동현 ,  이종주

IPC: H01L21/768 ,  H01L23/50

CPC classification number: H01L24/10 ,  H01L21/76802 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05548 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

Abstract: 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그 제조방법들이 제공된다. 상기 집적회로 패키지들은 기판 및 상기 기판 상에 적층된 절연막을 구비한다. 상기 절연막은 제1 영역 및 상기 제1 영역보다 얇은 제2 영역을 갖는다. 상기 제1 영역 상에 신호선(signal line)이 재배치되고 상기 제2 영역 상에 전력 공급 플레이트(power supply plate)가 재배치된다. 상기 절연막은 폴리머막, 광반응 화합물을 함유하는 폴리머막, 또는 무기 절연막으로 형성한다.

公开(公告)号：KR101680082B1

公开(公告)日：2016-11-29

申请号：KR1020100043052

申请日：2010-05-07

Applicant: 삼성전자주식회사

Inventor： 박상욱 ,  김남석 ,  백승덕

IPC: H01L21/60 ,  H01L23/52

CPC classification number: H01L24/02 ,  H01L23/3192 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0236 ,  H01L2224/024 ,  H01L2224/0401 ,  H01L2224/05012 ,  H01L2224/05548 ,  H01L2224/13021 ,  H01L2224/13022 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

Abstract: 재배선패턴상에폴리머층 형성공정을생략할수 있는웨이퍼레벨패키지및 그형성방법이제공된다. 웨이퍼레벨패키지는재배선패턴상에직접접촉하는필러를포함하는엔캡슐런트패턴내에외부접속단자가형성된다. 웨이퍼레벨패키지의형성방법은재배선패턴상에비아홀을포함하는엔캡슐런트패턴을먼저형성한후에, 상기비아홀내에외부접속단자를형성한다.

Abstract translation: 在一个实施例中，晶片级封装包括形成在半导体衬底上的重新布线图案和覆盖重新布线图案的第一封装图案。 第一密封剂图案具有通孔以暴露重新布线图案的一部分。 该封装还包括形成在重新布线图案的暴露部分上的外部连接端子。 侧壁的上部和外部连接端子的侧壁可以间隔距离。 间隙距离可以朝向密封剂图案的上表面增加。

公开(公告)号：KR101479512B1

公开(公告)日：2015-01-08

申请号：KR1020080006703

申请日：2008-01-22

Applicant: 삼성전자주식회사

Inventor： 정현수 ,  조재신 ,  이동호 ,  장동현 ,  황성덕 ,  백승덕

IPC: H01L21/60 ,  H01L23/48

CPC classification number: H01L24/91 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05599 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 칩 패드를 구비한 기판; 상기 칩 패드와 전기적으로 연결되며, 개구부와 외부단자 접속부를 포함하는 재배선; 및 상기 개구부에 배치되어 상기 재배선과 전기적으로 연결되는 외부단자 접속패드를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 재배선에 포함된 금(Au)성분이 주위의 범프 패드 상으로 쉽게 확산되어 공극(Void) 및 금속간 화합물(IMC)을 형성하는 문제를 해결 할 수 있다. 그리고 칩 온 칩(chip-on-chip) 구조에서 하부칩의 복수의 범프들이 상부칩에 모두 접속되어 신뢰성이 향상되는 효과가 있다.
반도체 패키지, 칩 온 칩(COC), 패드, 범프, 본딩 와이어

公开(公告)号：KR1020090019523A

公开(公告)日：2009-02-25

申请号：KR1020070084031

申请日：2007-08-21

Applicant: 삼성전자주식회사

Inventor： 문성호 ,  강선원 ,  백승덕

IPC: H01L23/12 ,  H01L23/28

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L2224/32145 ,  H01L2224/9202 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2924/3011 ,  H01L21/76898

Abstract: A semiconductor package apparatus and its manufacturing method is provided to improve the reliability of the operation by improving capability / grounding property and controlling the impedance of the signal line easily. A semiconductor package apparatus and its manufacturing method include more than one semiconductor chips(10,100) and the circuit board(20) for setting up semiconductor chips. At lease one conductive surface is formed on the one side of each semiconductor chip and the electricity / grounding property is improved. The semiconductor chips are capable of electrically connected through a through-silicon via(30). A middle bonding layer is capable of being formed between semiconductor chips and circuit board.

Abstract translation: 提供半导体封装装置及其制造方法，通过提高能力/接地性能并且容易地控制信号线的阻抗来提高操作的可靠性。 半导体封装装置及其制造方法包括多于一个半导体芯片（10,100）和用于设置半导体芯片的电路板（20）。 在每个半导体芯片的一侧上形成至少一个导电表面，并且改善了电/接地性能。 半导体芯片能够通过硅通孔（30）电连接。 能够在半导体芯片和电路板之间形成中间接合层。