公开(公告)号：KR1020070105553A

公开(公告)日：2007-10-31

申请号：KR1020060037808

申请日：2006-04-26

Applicant: 삼성전자주식회사

Inventor： 임광만 ,  안상호 ,  송영희

IPC: H01L23/12

CPC classification number: H01L25/105 ,  H01L23/13 ,  H01L24/13 ,  H01L24/32 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1052 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599

Abstract: A package-on-package structure is provided to reduce a degree of warpage and to reduce the number of bumps by connecting electrically a first and second packages through wires. A first semiconductor chip(115) includes a plurality of first internal terminals(134) and a plurality of first external terminals(136) and is disposed on a first substrate(110). A second semiconductor chip(125) includes a plurality of second internal terminals(144) and a plurality of second external terminals(146) and is disposed on a second substrate. A connective structure(200) is formed to connect at least one of the first external terminals to at least one of the second external terminals. The first semiconductor chip is connected through a first bonding unit(132) to the first internal terminals of the first substrate. The second semiconductor chip is connected through a second bonding unit(142) to the second internal terminals of the second substrate. The first bonding unit is a wire bonding structure or a solder bump structure. The second bonding unit is formed with one of the wire bonding structure or the solder bump structure.

Abstract translation: 提供了一种封装封装结构，以通过电线将第一和第二封装电连接，以减少翘曲程度并减少凸块的数量。 第一半导体芯片（115）包括多个第一内部端子（134）和多个第一外部端子（136），并且设置在第一基板（110）上。 第二半导体芯片（125）包括多个第二内部端子（144）和多个第二外部端子（146），并且设置在第二基板上。 连接结构（200）被形成为将至少一个第一外部端子连接到第二外部端子中的至少一个。 第一半导体芯片通过第一接合单元（132）连接到第一基板的第一内部端子。 第二半导体芯片通过第二接合单元（142）连接到第二基板的第二内部端子。 第一接合单元是引线接合结构或焊料凸块结构。 第二接合单元由引线键合结构或焊料凸块结构之一形成。

公开(公告)号：KR100712499B1

公开(公告)日：2007-05-02

申请号：KR1020040053365

申请日：2004-07-09

Applicant: 삼성전자주식회사

Inventor： 박상욱 ,  이동호 ,  송영희 ,  백중현

IPC: H01L23/34

CPC classification number: H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 상부 패키지의 열 배출 효율을 개선시킬 수 있는 멀티 칩 패키지 및 그 제조방법을 개시한다. 개시된 본 발명의 멀티 칩 패키지는, 인쇄 회로 기판, 상기 인쇄 회로 기판상에 부착된 제 1 반도체 칩, 상기 제 1 반도체 칩 상에 부착되는 제 2 반도체 칩, 및 상기 제 1 및 제 2 반도체 칩 사이에 개재되는 열 전달 스페이서를 포함한다. 상기 열 전달 스페이서는 그 양 단부가 상기 인쇄 회로 기판에 각각 부착될 수 있도록 캡(cap) 형태를 갖는다.
적층형, 멀티 칩, 스페이서, 실리콘, 캡

公开(公告)号：KR100630698B1

公开(公告)日：2006-10-02

申请号：KR1020040064586

申请日：2004-08-17

Applicant: 삼성전자주식회사

Inventor： 정현수 ,  심성민 ,  장동현 ,  박명순 ,  송영희

IPC: H01L23/50 ,  H01L23/28 ,  H01L23/12 ,  H01L23/485

CPC classification number: H05K3/3436 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3171 ,  H01L23/525 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05655 ,  H01L2224/10126 ,  H01L2224/11334 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/16195 ,  H05K3/0023 ,  H05K2201/10977 ,  Y02P70/613 ,  Y10T29/49149 ,  H01L2224/05552 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 솔더볼이 부착된 반도체 소자 위에 절연막 대신에 고분자 감광막을 코팅하고 솔더볼 위에 있는 고분자 감광막 일부를 노광공정으로 제거하여 일정한 크기의 콘택영역을 형성한다. 따라서 고분자 감광막이 솔더볼의 접착 신뢰도를 높일 수 있다.
솔더볼 접착 신뢰도(SJR), WLCSP, 고분자 감광막.

公开(公告)号：KR100554462B1

公开(公告)日：2006-05-22

申请号：KR1019980056253

申请日：1998-12-18

Applicant: 삼성전자주식회사

Inventor： 김남석 ,  장동현 ,  송영희

IPC: H01L23/28

Abstract: 본 발명은 플립 칩 본딩(flip chip bonding)이나 칩 스케일 패키지(CSP; Chip Scale Package)의 구조에서 외부로부터의 기계적 충격에 의한 반도체 칩의 손상을 방지하기 위한 반도체 칩 제조 방법에 관한 것이다. 본 발명에 따른 반도체 칩 제조 방법은, 먼저 활성면의 반대쪽 면에 폴리머층이 형성된 웨이퍼의 밑면에 물리적인 복원력을 갖는 유연성 테이프를 부착하고, 그 웨이퍼를 각각의 반도체 칩으로 절단한 후 테이프를 잡아 늘여 반도체 칩간에 틈이 형성되도록 하고 그 틈에 폴리머를 채워 넣는다. 다음으로, 폴리머가 경화되기 전에 상기 반도체 칩들간 소정 간격을 유지시키면서 상기 반도체 칩들 사이에 폴리머가 일정 부분 형성되어 있는 상태로 유연성 테이프를 복원시키고, 그 후에 폴리머를 경화시키며, 각각의 반도체 칩의 측면에 경화된 폴리머(polymer)가 존재하도록 하여 각각의 반도체 칩을 절단한다. 이에 따르면, 칩 스케일 패키지나 플립 칩 본딩에 적용되는 반도체 칩이 폴리머층에 의해 둘러싸여져 노출면이 없게되어 외부환경에 의한 물리적인 손상이나 화학적인 손상이 직접 반도체 칩에 가해지지 않게 된다. 따라서, 종래와 같은 반도체 칩의 칩핑이나 크랙의 발생이 방지되어 보다 신뢰성 있는 칩 스케일 패키지나 플립 칩 본딩의 구현이 가능하게 된다.

公开(公告)号：KR1020060018621A

公开(公告)日：2006-03-02

申请号：KR1020040067094

申请日：2004-08-25

Applicant: 삼성전자주식회사

Inventor： 정세영 ,  이인영 ,  심성민 ,  송영희 ,  장동현 ,  박명순 ,  박선영 ,  김순범 ,  정현수

IPC: H01L21/60

CPC classification number: H01L24/13 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/0001 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/3025 ,  H01L2924/00014

Abstract: 플립 칩(flip chip) 접속을 위한 범프(bump)를 형성하는 방법을 제시한다. 본 발명에 따르면, 웨이퍼의 접촉 패드 상에 도금을 위한 시드(seed)층을 형성하고 그 상에 차폐층을 형성한 후, 감광성(photo sensitive)의 마스크층을 형성한다. 마스크층을 노광 및 현상하여 마스크 패턴을 형성하고, 노출된 차폐층 부분을 건식 식각(dry etch)으로 제거한다. 이에 따라, 노출되는 시드층 부분으로 도금 성장하여 범프(bump)를 형성한다.
플립 칩, 범프, 도금, 패드 용해, 이중 코팅

公开(公告)号：KR1020050098598A

公开(公告)日：2005-10-12

申请号：KR1020040024019

申请日：2004-04-08

Applicant: 삼성전자주식회사

Inventor： 이종주 ,  송영희

IPC: H01L23/50

CPC classification number: H05K1/181 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2924/15311 ,  H01L2924/19105 ,  H05K2201/10159 ,  H05K2201/10734 ,  H05K2203/1572 ,  Y02P70/611 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 버퍼 칩 및 다수의 메모리 칩을 포함하는 버퍼형 메모리 모듈 패키지에 대하여 개시한다. 본 발명의 실시예에 따른 버퍼형 메모리 모듈 패키지는 버퍼 칩용 기판, 버퍼 칩, 다수의 메모리 패키지 및 외부 연결 단자를 포함한다. 버퍼 칩용 기판은 버퍼 접속 단자 및 메모리 접속 단자를 구비한다. 그리고, 버퍼 칩은 버퍼 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제1 영역에 실장되어 있다. 그리고, 다수의 메모리 패키지는 메모리 접속 단자와 전기적으로 연결되도록 버퍼 칩용 기판의 제2 영역에 탑재되어 있다. 그리고, 외부 연결 단자는 버퍼 칩용 기판의 밑면의 제3 영역에 형성되어 있다. 버퍼형 메모리 모듈 스택 패키지도 개시한다.

公开(公告)号：KR1020020054475A

公开(公告)日：2002-07-08

申请号：KR1020000083572

申请日：2000-12-28

Applicant: 삼성전자주식회사

Inventor： 최일흥 ,  송영희 ,  이관재 ,  박희진

IPC: H01L23/12

CPC classification number: H01L23/4951 ,  H01L23/49575 ,  H01L24/48 ,  H01L2224/05599 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/48465 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2224/85439 ,  H01L2224/85455 ,  H01L2924/00014 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor chip stack package is provided to easily increase a memory capacity by stacking the same kind of chips in one package, and to embody a stack package of a center pad chip by forming an insulation layer at the corner of the chip. CONSTITUTION: The first semiconductor chip(120) has the first active surface(122) in which a plurality of the first electrode pads(124) are formed and the first back surface opposite to the first active surface. The second semiconductor chip(130) has the second active surface(132) in which a plurality of the second electrode pads(134) are formed and the second back surface opposite to the second active surface. The second back surface is attached to the first back surface. A lead frame(110) has a plurality of leads attached to the first active surface. A bonding wire(154) electrically connects the leads with the first and second electrode pads, respectively. A package body(160) encapsulates the first semiconductor chip, the second semiconductor chip, the bonding wire and a part of the lead frame.

Abstract translation: 目的：提供半导体芯片堆叠封装，通过在同一封装中堆叠相同种类的芯片来容易地增加存储器容量，并通过在芯片的角部形成绝缘层来实现中心焊盘芯片的堆叠封装。 构成：第一半导体芯片（120）具有形成多个第一电极焊盘（124）的第一有源表面（122）和与第一有源表面相对的第一后表面。 第二半导体芯片130具有形成有多个第二电极焊盘134的第二有源面132和与第二有源面相反的第二后表面。 第二后表面附接到第一后表面。 引线框架（110）具有附接到第一有源表面的多个引线。 接合线（154）分别将引线与第一和第二电极焊盘电连接。 封装体（160）封装第一半导体芯片，第二半导体芯片，接合线和引线框架的一部分。

公开(公告)号：KR1020010106782A

公开(公告)日：2001-12-07

申请号：KR1020000027743

申请日：2000-05-23

Applicant: 삼성전자주식회사

Inventor： 이준기 ,  하웅기 ,  송영희 ,  권영신

IPC: G06K19/04

CPC classification number: H01L23/5388 ,  G06K19/07743 ,  H01L23/10 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/181 ,  H01L2924/19041 ,  Y10S439/946 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 본 발명은 메모리 카드에 관한 것으로서, 메모리 카드의 크기를 축소하여 디지털 기기의 소형화에 적합하도록 하는 한편, 사용상 취급이 간편하고 신뢰성이 우수한 초소형 메모리 카드를 제공하기 위한 것이다. 본 발명에 따른 메모리 카드는 그 크기가 패키지 수준으로 축소되며, 막대형의 외부 접촉 패드들이 일렬로 메모리 카드의 한쪽 끝에 치우쳐 형성된다. 본 발명의 실시예에 따른 메모리 카드의 크기는 22㎜×30㎜이고 두께는 약 1.2㎜이며, 외부 접촉 패드 각각의 폭은 0.85㎜이고 핀 피치는 1.10㎜로 외부 접촉 패드들은 카드 전체 면적의 약 15% 이하를 점유한다. 메모리 카드는 플라스틱 카드 몸체와 반도체 패키지로 구성되며, 카드 몸체의 제 1 면에 형성된 캐버티에는 반도체 패키지가 물리적으로 결합된다. 패키지는 기판과 메모리 칩과 몰딩 수지층으로 구성되며, 기판의 양쪽 면에는 회로 배선과 외부 접촉 패드들이 형성되어 서로 전기적으로 연결된다. 메모리 칩은 기판에 탑재되어 회로 배선과 전기적으로 연결되며, 몰딩 수지층에 의하여 밀봉된다. 본 발명의 실시예에 따르면, 몰딩 수지층은 금형 주입구 쪽에 해당하는 부분에 오목부가 형성되어, 수지 잔여물의 제거 후 잔여물의 일부가 남아 있더라도 카드 몸체와 패키지 사이의 결합에 영향을 받지 않는다. 본 발명의 메모리 카드는 MP3 폰, MP3 플레이어, 디지털 카메라 등의 디지털 기기에 데이터 저장 및 재생의 용도로 사용된다.

公开(公告)号：KR1020010048016A

公开(公告)日：2001-06-15

申请号：KR1019990052483

申请日：1999-11-24

Applicant: 삼성전자주식회사

Inventor： 손해정 ,  전준영 ,  송영희

IPC: H01L23/48

CPC classification number: G11C5/04 ,  H01L25/105 ,  H01L2224/48247 ,  H01L2225/1005 ,  H01L2225/1029 ,  H01L2225/107 ,  H01L2924/30107 ,  H01L2924/00

Abstract: PURPOSE: A dual-lead type square semiconductor package and a dual in-line memory module using the package are provided to increase memory density of the memory module having a fixed size. CONSTITUTION: The semiconductor package(40) has a substantially square package body, a semiconductor chip embedded in the package body, and a plurality of leads connected to the chip and protruded from opposite sides of the package body. Preferably, the package body has a ratio of the length to the width, ranging from 0.9 to 1.1. The memory module(20) has a plurality of the packages(40) mounted on both sides of a printed circuit board(22). Since each package(40) has a substantially square form, the packages(40) can be arranged in two rows within a definite region(B) on each side of the printed circuit board(2). Accordingly, the memory module(20) can accommodate the packages(40) twice as many as a conventional memory module can, allowing an increase in memory density.

Abstract translation: 目的：提供双引线型正方形半导体封装和使用该封装的双列直插存储器模块，以增加具有固定尺寸的存储器模块的存储器密度。 构成：半导体封装（40）具有大致正方形的封装主体，嵌入封装主体内的半导体芯片以及与芯片相连并从封装主体的相对侧突出的多个引线。 优选地，包装体的长度与宽度之比为0.9至1.1。 存储器模块（20）具有安装在印刷电路板（22）两侧的多个封装（40）。 由于每个封装（40）具有基本上正方形的形状，所以封装（40）可以布置在印刷电路板（2）的每一侧上的确定区域（B）内的两行中。 因此，存储器模块（20）可以容纳两倍于常规存储器模块的封装（40），允许增加存储器密度。

公开(公告)号：KR1020010046878A

公开(公告)日：2001-06-15

申请号：KR1019990050836

申请日：1999-11-16

Applicant: 삼성전자주식회사

Inventor： 이준기 ,  송영희

IPC: G06K19/07

Abstract: PURPOSE: A memory card is provided to enable a user to easily keep and carry the memory card, and to easily attach/separate a memory card to/from a card processor. CONSTITUTION: A COB package(11) having a semiconductor chip equipped in a card body(12) is loaded to a memory card(10). An input/output terminal(13) is exposed on the upper surface of the card body(12) for connecting to a card processor(20). A hole(15) is formed in the center of the edge on one side of the memory card(10). A slot(17) is formed in a direction vertical to an insertion direction of the memory card(10). A part(19) chamfered is on the edge. The memory card(10) is inserted into the card processor(20) in case that it is judged whether the memory card(10) is properly inserted.

Abstract translation: 目的：提供存储卡以使用户能够容易地保存和携带存储卡，并且容易地将存储卡与卡处理器连接/分离。 构成：将装有卡体（12）的半导体芯片的COB封装（11）装入存储卡（10）。 输入/输出端子（13）暴露在卡体（12）的上表面上，用于连接到卡处理器（20）。 在存储卡（10）的一侧的边缘的中心形成有孔（15）。 在与存储卡（10）的插入方向垂直的方向上形成有槽（17）。 倒角的部分（19）位于边缘。 在判断存储卡（10）是否正确插入的情况下，存储卡（10）被插入到卡处理器（20）中。