公开(公告)号：KR1019900010765A

公开(公告)日：1990-07-09

申请号：KR1019880017822

申请日：1988-12-29

Applicant: 삼성전자주식회사

Inventor： 정석우

IPC: G11B27/10

公开(公告)号：KR1020170045082A

公开(公告)日：2017-04-26

申请号：KR1020150171648

申请日：2015-12-03

Applicant: 삼성전자주식회사

Inventor： 박정환 ,  김종욱 ,  박순오 ,  이정무 ,  정석우

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/10

Abstract: 자기터널접합을포함하는반도체메모리장치가제공된다. 반도체메모리장치는반도체기판상에배치된선택트랜지스터; 상기선택트랜지스터의드레인영역과연결되는하부콘택플러그; 및상기하부콘택플러그상의자기터널접합패턴을포함하되, 상기자기터널접합패턴은하부전극, 상부전극, 상기상부및 하부전극들사이의제 1 및제 2 자성층들, 및상기제 1 및제 2 자성층들사이의터널배리어층을포함하며, 상기하부전극은상기하부콘택플러그와접촉하며, 비정질의탄탈륨질화막으로이루어질수 있다.

Abstract translation: 提供了一种包括磁性隧道结的半导体存储器件。 一种半导体存储器件包括：设置在半导体衬底上的选择晶体管; 连接到选择晶体管的漏极区域的下部接触插塞; 并且包括：在所述下接触插塞，其中，所述磁隧道结图案包括下电极，上电极的磁隧道结图案，所述第一mitje第一mitje第二磁性层之间的第二磁性层，以及上部和下部电极 其中下电极与下接触插塞接触并且可以由非晶氮化钽膜形成。

公开(公告)号：KR1020170038519A

公开(公告)日：2017-04-07

申请号：KR1020150138000

申请日：2015-09-30

Applicant: 삼성전자주식회사

Inventor： 김종욱 ,  이정무 ,  박순오 ,  박정환 ,  정석우

IPC: H01L43/12 ,  H01L43/02 ,  H01L43/08

CPC classification number: H01L43/08 ,  G11C11/161 ,  H01L27/228 ,  H01L43/02 ,  H01L43/10 ,  H01L43/12

Abstract: 자기저항메모리소자의제조에서, 기판상에하부전극, 자기터널접합(MTJ) 구조물및 상부전극을포함하는메모리구조물을형성한다. 플라즈마를이용하는증착공정을수행하여상기메모리구조물의표면을덮는제1 보호막을형성한다. 상기제1 보호막형성하는것과다른방식의플라즈마를이용하는증착공정을통해상기제1 보호막상에제2 보호막을형성한다. 상기제1 및제2 보호막이구비됨으로써, 상기메모리구조물이보호되어자기저항메모리소자의특성이향상될수 있다.

Abstract translation: 在制造磁阻存储器件时，在包括底电极，磁隧道结（MTJ）结构和上电极的衬底上形成存储器结构。 执行使用等离子体的沉积工艺以形成覆盖存储器结构的表面的第一保护膜。 通过使用与用于形成第一保护膜的不同的等离子体的沉积工艺在第一保护膜上形成第二保护膜。 通过提供第一和第二保护膜，可以保护存储器结构并且可以改善磁阻存储器件的特性。

公开(公告)号：KR1020160023974A

公开(公告)日：2016-03-04

申请号：KR1020140109081

申请日：2014-08-21

Applicant: 삼성전자주식회사

Inventor： 호리이,히데키 ,  박정희 ,  정석우

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1608 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/065 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1273 ,  H01L45/141 ,  H01L27/11507

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는선택소자부; 상기선택소자부상에배치되며, 수평부및 수직부를포함하는하부전극패턴; 및상기하부전극패턴상의상변화패턴을포함할수 있다. 상기수직부는상기수평부상에서상기상변화패턴을향하여연장되며, 상기수직부의상면은상기상변화패턴의하면보다작은면적을가질수 있다.

Abstract translation: 提供半导体器件及其制造方法。 半导体器件可以包括：选择器件部件; 底部电极图案，其布置在选择装置部分上，并且包括水平部分和垂直部分; 和底部电极图案上的相变图案。 垂直部分朝向水平部分上的相变图案延伸，并且垂直部分的上平面可以具有比相变图案的下平面更小的面积。 本发明的目的是提供具有改善的操作电流特性的半导体器件。

公开(公告)号：KR100653689B1

公开(公告)日：2006-12-04

申请号：KR1020040042354

申请日：2004-06-09

Applicant: 삼성전자주식회사

Inventor： 노관종 ,  선민철 ,  구자흠 ,  정석우 ,  김민주 ,  한성기

IPC: H01L21/24

CPC classification number: H01L21/28052 ,  H01L21/28518 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66545

Abstract: 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여 반도체 소자를 제조하는 방법이 제공된다. 상기 샐리사이드 공정은 실리콘을 함유하는 반도체기판 상에 니켈막을 형성하는 것을 포함한다. 상기 니켈막 상에 적어도 한 종류의 합금원소(at least one species of alloy element)를 함유하는 니켈 합금막을 형성한다. 상기 니켈막 및 니켈 합금막을 갖는 반도체기판을 열처리하여 니켈 합금 실리사이드막을 형성한다. 일실시예에서, 상기 니켈 합금막은 니켈 탄탈륨 합금막일 수 있다. 이 경우에, 개선된 열적 안정성 및 전기적 특성을 갖는 니켈 탄탈륨 실리사이드막을 형성할 수 있다.
실리사이드, 니켈, 탄탈륨, 샐리사이드, 이중금속층

公开(公告)号：KR1020060097892A

公开(公告)日：2006-09-18

申请号：KR1020050018781

申请日：2005-03-07

Applicant: 삼성전자주식회사

Inventor： 김현수 ,  최길현 ,  윤종호 ,  정석우 ,  정은지

IPC: H01L27/108 ,  H01L29/78

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L27/088 ,  H01L27/0922

Abstract: 적층된 반도체 장치 및 그 제조방법이 제공된다. 이 반도체 장치는 적층되어 형성된 상부 트랜지스터의 소오스 영역 또는 드레인 영역과 하부 트랜지스터의 소오스 영역 또는 드레인 영역을 연결하기 위한 콘택 형성 시 상기 상부 트랜지스터의 소오스 영역 또는 드레인 영역이 형성되는 바디 패턴의 측면적을 확장시켜 실리사이드 형성 면적을 넓힌다. 따라서 충분한 실리사이드가 형성되어 접촉 저항이 감소되므로 안정된 연결 구조를 가질 수 있다.

公开(公告)号：KR100604916B1

公开(公告)日：2006-07-28

申请号：KR1020040087050

申请日：2004-10-29

Applicant: 삼성전자주식회사

Inventor： 윤종호 ,  최길현 ,  정석우 ,  김현수 ,  정은지

IPC: H01L21/24 ,  H01L21/335

Abstract: PVD 코발트 샐리사이드막의 형성방법 및 이를 이용한 반도체 소자의 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 PVD 코발트 샐리사이드막의 형성방법은 먼저 실리콘 표면이 노출되어 있는 반도체 기판 상에 물리기상증착법을 사용하여 코발트막을 형성한 다음, 진공 파괴 또는 불순물을 포함하는 박막의 증착 공정을 사용하여 코발트막 상에 불순물층을 얇게 형성한다. 그리고, 실리콘 표면과 코발트막이 반응하여 실리콘 표면 상에 CoSi막이 형성되도록 1차로 열처리 한 다음, 제1 열처리 단계에서 반응하지 않은 코발트막을 제거하는 스트립 공정을 실시한다. 그리고, 실리콘 표면과 CoSi막이 반응하여 CoSi
2 막이 형성되도록 2차로 열처리를 함으로써, 덩어리화 현상이 생기지 않는 PVD 코발트 샐리사이드막을 형성하는 것이 가능하다.
코발트, 샐리사이드, 물리기상증착, 덩어리화(agglomeration)

公开(公告)号：KR1020040090181A

公开(公告)日：2004-10-22

申请号：KR1020030024126

申请日：2003-04-16

Applicant: 삼성전자주식회사

Inventor： 정석우 ,  선민철 ,  윤선필 ,  김민주 ,  노관종 ,  구자흠

IPC: H01L21/24

Abstract: PURPOSE: A nickel salicide process and a method for fabricating a MOS transistor using the same are provided to stabilize an electrical characteristic of the MOS transistor by performing an annealing process for a semiconductor substrate having a silicidation blocking layer before a nickel silicide process. CONSTITUTION: An impurity layer is formed on an upper surface of a semiconductor substrate by implanting impurity ions into a predetermined region of the semiconductor substrate. A silicidation blocking layer pattern is formed on the upper surface of the semiconductor substrate in order to expose the impurity layer(11). The impurities of the impurity layer are activated by performing a post-annealing process for the semiconductor substrate including the silicidation blocking layer pattern(13). A nickel silicide layer is selectively formed on a surface of the impurity layer(15).

Abstract translation: 目的：提供镍硅化物工艺和使用其的MOS晶体管的制造方法，以通过对在硅化镍工艺之前具有硅化阻挡层的半导体衬底进行退火处理来稳定MOS晶体管的电特性。 构成：通过将杂质离子注入到半导体衬底的预定区域中，在半导体衬底的上表面上形成杂质层。 为了露出杂质层（11），在半导体衬底的上表面上形成硅化阻挡层图案。 通过对包括硅化阻挡层图案（13）的半导体衬底进行后退火处理来激活杂质层的杂质。 在杂质层（15）的表面上选择性地形成硅化镍层。

公开(公告)号：KR100134338B1

公开(公告)日：1998-04-27

申请号：KR1019930013024

申请日：1993-07-12

Applicant: 삼성전자주식회사

Inventor： 정석우

IPC: H04L7/04

Abstract: 본 발명은 디지탈전송시스템의 수신측에서 동기를 검출할 때 간헐적으로 발생하는 에러에 대해서는 동기위상이 영향을 받지 않도록 하여 동기검출에 소요되는 시간을 줄일 수 있도록 한 디지탈전송시스템의 동기검출장치에 관한 것이다. 이러한 본 발명은 격자복호화부에서 출력된 동기이탈신호를 지연시켜 설정된 갯수의 동기이탈신호가 연속적으로 발생되었는지를 판단하는 연속에러신호판단부를 구비하여, 연속적으로 동기이탈신호가 발생될경우에만 제 1동기검출부를 인에이블시킴으로써 디인터리빙시 입력데이타의 동기위상을 슬라이드 이동시키도록 하였다.

公开(公告)号：KR200108384Y1

公开(公告)日：1997-10-27

申请号：KR2019930006515

申请日：1993-04-23

Applicant: 삼성전자주식회사

Inventor： 정석우 ,  최영순

IPC: H03K5/00