-
公开(公告)号：KR20210027306A
公开(公告)日：2021-03-10
申请号：KR1020210021566A
申请日：2021-02-18
Applicant: 삼성전자주식회사
CPC classification number: H01L27/2481 , H01L27/2409 , H01L45/06 , H01L45/122 , H01L45/1253 , H01L45/16
Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로, 성능 및 신뢰성이 향상된 반도체 메모리 장치를 제공하는 것이다. 본 발명에 따른 반도체 메모리 장치는 기판, 기판 상에, 제1 방향으로 연장되고, 제1 방향과 교차하는 제2 방향으로 서로 이격되는 복수의 하부 도전 라인, 하부 도전 라인 상에, 제2 방향으로 연장되고, 제1 방향으로 서로 이격되는 복수의 중부 도전 라인, 하부 도전 라인과 중부 도전 라인이 교차되는 영역에서, 하부 도전 라인과 중부 도전 라인 사이에 배치되는 메모리 셀로, 메모리 셀은 서로 인접하는 제1 내지 제3 메모리 셀을 포함하고, 제1 내지 제3 메모리 셀은 서로 제1 방향으로 이격되고, 제2 메모리 셀은 제1 메모리 셀과 제3 메모리 셀 사이에 배치되는 메모리 셀, 및 제1 메모리 셀과 제2 메모리 셀 사이에 형성되고, 제2 메모리 셀과 제3 메모리 셀 사이에 비형성되는 셀 지지막을 포함하고, 제1 내지 제3 메모리 셀은 각각 하부 전극과, 하부 전극 상의 스위치막과, 스위치막 상의 상변화막과, 상변화막 상의 상부 전극을 포함한다.
-
公开(公告)号：KR1020210027306A
公开(公告)日：2021-03-10
申请号：KR1020210021566
申请日：2021-02-18
Applicant: 삼성전자주식회사
Abstract: 본발명은반도체메모리장치에관한것으로, 좀더 구체적으로, 성능및 신뢰성이향상된반도체메모리장치를제공하는것이다. 본발명에따른반도체메모리장치는기판, 기판상에, 제1 방향으로연장되고, 제1 방향과교차하는제2 방향으로서로이격되는복수의하부도전라인, 하부도전라인상에, 제2 방향으로연장되고, 제1 방향으로서로이격되는복수의중부도전라인, 하부도전라인과중부도전라인이교차되는영역에서, 하부도전라인과중부도전라인사이에배치되는메모리셀로, 메모리셀은서로인접하는제1 내지제3 메모리셀을포함하고, 제1 내지제3 메모리셀은서로제1 방향으로이격되고, 제2 메모리셀은제1 메모리셀과제3 메모리셀 사이에배치되는메모리셀, 및제1 메모리셀과제2 메모리셀 사이에형성되고, 제2 메모리셀과제3 메모리셀 사이에비형성되는셀 지지막을포함하고, 제1 내지제3 메모리셀은각각하부전극과, 하부전극상의스위치막과, 스위치막상의상변화막과, 상변화막상의상부전극을포함한다.
-
公开(公告)号：KR101782844B1
公开(公告)日：2017-10-10
申请号：KR1020100125403
申请日：2010-12-09
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
Abstract: 상변화구조물은미세구조를부분적으로채우며제1 상변화물질을포함하는제1 상변화물질층패턴및 상기미세구조의나머지를채우며상기제1 상변화물질과상이한조성을가지는제2 상변화물질을포함할수 있다. 인-시튜리플로우메커니즘을통해미세구조를결함없이충분하게채울수 있는상변화물질층턴을상변화메모리장치에적용하여, 상변화메모리장치의신뢰성, 동작속도등을향상시킬수 있다.
-
公开(公告)号：KR101781621B1
公开(公告)日：2017-09-26
申请号：KR1020100127580
申请日：2010-12-14
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L45/06 , H01L27/1021 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/14 , H01L45/141 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/1616 , H01L45/1625 , H01L45/1641 , H01L45/1658 , H01L45/1683
Abstract: 본발명의기술적사상에따른상변화메모리소자의제조방법은상기기판상에상기하부전극의일부영역을노출시키는컨택홀을포함하는절연막을형성한다. 이어서, 상기컨택홀을채우는상변화물질패턴을형성한다. 다음으로, 상기상변화물질패턴에도펀트(dopant)를도핑한다. 여기서, 상기도펀트는상기상변화물질패턴을구성하는다수의원소들중 상대적으로기화열이높은적어도하나의원소를포함한다.
Abstract translation: 根据本发明的一个方面，提供了一种制造相变存储器件的方法，包括：在器件的衬底上形成绝缘膜，所述绝缘膜包括暴露所述下电极的一部分的接触孔; 随后，形成填充接触孔的相变材料图案。 接下来，相变材料图案掺杂有掺杂剂。 这里，掺杂剂在构成相变材料图案的多个元素中包含具有相对高的汽化热的至少一种元素。
-
公开(公告)号：KR101781483B1
公开(公告)日：2017-09-26
申请号：KR1020100122824
申请日：2010-12-03
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L45/1625 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/1683
Abstract: 반도체기판상에다이오드를형성하고, 상기다이오드상에하부전극을형성하고, 상기하부전극상에개구부를갖는절연층을형성하고, 상기개구부를채우는가변저항층을형성하되, 상기가변저항층은, 상기하부전극에인접하는결정영역및 상기개구부의측벽의상부에인접하는비정질영역을포함하고, 및상기가변저항층상에상부전극을형성하는것을포함하는가변저항메모리소자의형성방법이제공된다.
Abstract translation: 在所述二极管上形成下电极，在所述下电极上形成具有开口的绝缘层，并且形成填充所述开口的可变电阻层，其中所述可变电阻层包括： 形成包含包括非晶区邻近所述判定区域的侧壁的上部的电阻可变存储器元件的方法和设置开口相邻的下部电极，以及形成所述可变电阻层上的上电极。
-
Patent Agency Ranking
公开(公告)号：KR1020170099214A
公开(公告)日：2017-08-31
申请号：KR1020160021316
申请日：2016-02-23
Applicant: 삼성전자주식회사
IPC: H01L45/00
CPC classification number: H01L45/06 , H01L27/222 , H01L27/2427 , H01L27/2463 , H01L27/2481 , H01L43/08 , H01L43/12 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/126 , H01L45/141 , H01L45/144 , H01L45/1616 , H01L45/1675
Abstract: 본발명의기술적사상에의한가변저항메모리소자는, 제1 전극층, 제1 전극층상에, 칼코게나이드스위칭물질에붕소(B) 및탄소(C) 중에서선택된적어도하나가도핑된제1 칼코게나이드물질을포함하는선택소자층, 선택소자층상의제2 전극층, 제2 전극층상에, 칼코게나이드스위칭물질과적어도하나의다른원소를갖는제2 칼코게나이드물질을포함하는가변저항층및 가변저항층상의제3 전극층을포함하는것을특징으로한다.
Abstract translation: 根据本发明，第一电极层，第一电极层，一个硫族化物的硼（B）和碳（C）至少一种的技术特征的电阻可变存储器元件掺杂的第一从刀选择开关材料硫族化物 选择的物质元件层，选择装置层的第二电极层，所述第一变量和具有其他元件中的至少一个，并且所述第二电极层，一硫族化物切换材料的电阻层和可变电阻器的第二硫族化物材料 以及分层的第三电极层。
-
公开(公告)号：KR1020120061490A
公开(公告)日：2012-06-13
申请号：KR1020100122824
申请日：2010-12-03
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L45/1625 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/1683 , G11C13/0004
Abstract: PURPOSE: A variable resistance memory device formation method is provided to improve circuit performance by filling an opening part of an insulating film with a void or without a seam. CONSTITUTION: A diode is formed on a semiconductor substrate(23). A lower electrode is formed on the diode. An insulating layer has an opening part(66) on the lower electrode. A variable resistance layer(120) is formed by filling the opening part. The variable resistance layer includes an amorphous region adjacent to the upper part of a lateral wall of the opening part and a crystalline region adjacent to the lower electrode. An upper electrode is formed on the variable resistance layer.
Abstract translation: 目的：提供可变电阻存储器件形成方法，以通过填充绝缘膜的开口部分而具有空隙或不具有接缝来改善电路性能。 构成：在半导体衬底（23）上形成二极管。 在二极管上形成下电极。 绝缘层在下电极上具有开口部分（66）。 通过填充开口部形成可变电阻层（120）。 可变电阻层包括与开口部分的侧壁的上部相邻的非晶区域和与下部电极相邻的结晶区域。 上电极形成在可变电阻层上。
-
公开(公告)号：KR1020110138921A
公开(公告)日：2011-12-28
申请号：KR1020100059099
申请日：2010-06-22
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L45/16 , G11C13/0004 , H01L27/2445 , H01L45/06 , H01L45/141 , H01L45/1683
Abstract: PURPOSE: A fabricating method of a semiconductor device is provided to prevent the contact resistance distribution between a phase change material and an electrode by improving the interface property of the electrode. CONSTITUTION: In a fabricating method of a semiconductor device, a first mold film(120) is formed on a semiconductor substrate(110). A first opening part(121) filling word lines(WL0,WL1) is formed in the first mold film. In said the first mold film, the first opening(121) crowding with the word line(WL0,WL1) is formed. A vertical cell diode(Dp) is formed on the word line. The vertical cell diode comprises a first semiconductor pattern(132) and a second semiconductor pattern(134). The first electrode(145) locates on the vertical cell diode. A phase change material pattern(211) is arranged in the first electrode.
Abstract translation: 目的：提供一种半导体器件的制造方法，通过改善电极的界面性能来防止相变材料和电极之间的接触电阻分布。 构成：在半导体器件的制造方法中，在半导体衬底（110）上形成第一成型膜（120）。 在第一模具膜中形成填充字线（WL0，WL1）的第一开口部分（121）。 在第一模具薄膜中，形成了与字线（WL0，WL1）拥挤的第一开口（121）。 在字线上形成垂直单元二极管（Dp）。 垂直单元二极管包括第一半导体图案（132）和第二半导体图案（134）。 第一电极（145）位于垂直单元二极管上。 相变材料图案（211）布置在第一电极中。
-
公开(公告)号：KR1020110090583A
公开(公告)日：2011-08-10
申请号：KR1020100010454
申请日：2010-02-04
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , G11C13/02
CPC classification number: H01L45/144 , G11C13/0004 , H01L27/2463 , H01L45/06 , H01L45/12 , H01L45/1233 , H01L45/124 , H01L45/1683 , H01L45/1691 , H01L45/143
Abstract: PURPOSE: A phase changeable memory devices and methods of forming the same are provided to solve the misalignment between a phase change material layer and top electrode by removing a photolithography and etching process which are used for forming the top electrode. CONSTITUTION: In a phase changeable memory devices and methods of forming the same, a mold insulating film is arranged on a substrate and has an opening unit. A phase change material layer is arranged in an opening and has a top side under from the surface of the mold insulating film. A top electrode is arranged within opening and is arranged in the phase change material layer. A space is interposed between the sidewall of the mold insulating film and the top electrode. The top side of the top electrode forms a cavity with the surface of the mold insulating film.
Abstract translation: 目的：提供相变存储器件及其形成方法，以通过去除用于形成顶部电极的光刻和蚀刻工艺来解决相变材料层和顶部电极之间的未对准。 构成：在相变存储器件及其形成方法中，在基板上设置模具绝缘膜，并具有开口单元。 相变材料层布置在开口中并且具有从模具绝缘膜的表面下方的顶侧。 顶部电极布置在开口内并布置在相变材料层中。 在模具绝缘膜的侧壁和顶部电极之间插入空间。 顶部电极的顶侧与模具绝缘膜的表面形成空腔。
-
公开(公告)号：KR1020100007193A
公开(公告)日：2010-01-22
申请号：KR1020080067710
申请日：2008-07-11
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/06 , H01L21/02362 , H01L45/1233 , H01L45/143 , H01L45/144
Abstract: PURPOSE: A phase change memory device and a method for forming the same are provided to prevent damage to a phase change pattern in a patterning process after forming the phase change pattern by forming an upper electrode pattern and a conductive pattern with the same patterning process at the same time. CONSTITUTION: A bottom electrode(120) is formed on a semiconductor substrate(100). A phase change pattern(130) is electrically connected to the bottom electrode on the semiconductor substrate. A top electrode pattern(140) and a contact conductive pattern(150) are successively stacked. The phase change pattern, the top electrode pattern, and the contact conductive pattern are formed with the same patterning process as the same time. The side surfaces of the phase change pattern, the top electrode pattern, and the contact conductive pattern form the same plane.
Abstract translation: 目的：提供一种相变存储器件及其形成方法，以通过以相同的图案化工艺形成上电极图案和导电图案来防止在形成相变图案之后在图案化工艺中损坏相变图案 同一时间。 构成：在半导体衬底（100）上形成底电极（120）。 相变图案（130）电连接到半导体衬底上的底部电极。 依次层叠顶部电极图案（140）和接触导电图案（150）。 相变图案，顶部电极图案和接触导电图案以相同的图案化工艺形成。 相变图案，顶部电极图案和接触导电图案的侧表面形成相同的平面。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.037 seconds)
