公开(公告)号：KR101188516B1

公开(公告)日：2012-10-05

申请号：KR1020050057522

申请日：2005-06-30

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 우에무라도모키 ,  이시바시게이지 ,  후지와라신스케 ,  나카하타히데아키

IPC: H01L21/304

CPC classification number: C30B33/00 ,  Y10T428/21

Abstract: 본 발명은 Al
x Ga
y In
1-xy N 기판의 표면상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클 수가 Al
x Ga
y In
1-xy N 기판의 구경을 2 인치로 했을 때에 20개 이하인 Al
x Ga
y In
1-xy N 기판과 그 Al
x Ga
y In
1-xy N 기판을 얻을 수 있는 세정 방법이다. 또한, 검출 각도 10°에서의 X선 광전자 분광법에 의한 Al
x Ga
y In
1-xy N 기판(51) 표면의 광전자 스펙트럼에 있어서, C
1s 전자와 N
1s 전자의 피크 면적의 비(C
1s 전자의 피크 면적/N
1s 전자의 피크 면적)가 3 이하인 Al
x Ga
y In
1-xy N 기판(51)과 그 Al
x Ga
y In
1-xy N 기판(51)을 얻을 수 있는 세정 방법이다. 검출 각도 10°에서의 X선 광전자 분광법에 의한 AlN 기판(52) 표면의 광전자 스펙트럼에 있어서, Al
2s 전자와 N
1s 전자의 피크 면적의 비(Al
2s 전자의 피크 면적/N
1s 전자의 피크 면적)가 0.65 이하인 AlN 기판(52)과 그 AlN 기판(52)을 얻을 수 있는 세정 방법이다.

公开(公告)号：KR1020080109030A

公开(公告)日：2008-12-16

申请号：KR1020087025282

申请日：2006-06-16

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야나가미치마사 ,  미즈하라나호 ,  후지와라신스케 ,  나카하타세이지 ,  나카하타히데아키

IPC: C30B29/38 ,  C30B23/00

Abstract: A method of growing a good-quality single crystal of a Group III element nitride with satisfactory reproducibility; and a single crystal of a Group III element nitride obtained by the growth method. The method comprises growing a single crystal (3) of a Group III element nitride in a crystal growth vessel (11), and is characterized in that a porous object which is made of a metal carbide and has a porosity of 0.1-70% is used as at least part of the crystal growth vessel (11). Due to the use of this crystal growth vessel (11), 1-50% of a raw-material gas (4) present in the crystal growth vessel (11) can be discharged from the crystal growth vessel (11) through pores of the porous object. ® KIPO & WIPO 2009

Abstract translation: 以良好的再现性生长III族元素氮化物的优质单晶的方法; 和通过生长方法获得的III族元素氮化物的单晶。 该方法包括在晶体生长容器（11）中生长III族元素氮化物的单晶（3），其特征在于，由金属碳化物制成且孔隙率为0.1-70％的多孔物体为 用作晶体生长容器（11）的至少一部分。 由于使用这种晶体生长容器（11），存在于晶体生长容器（11）中的原料气体（4）的1-50％可以从晶体生长容器（11）中通过孔 多孔物体 ®KIPO＆WIPO 2009

公开(公告)号：KR1020060047539A

公开(公告)日：2006-05-18

申请号：KR1020050035072

申请日：2005-04-27

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 우에마츠고지 ,  우에노마사키 ,  히로타류 ,  나카하타히데아키 ,  오쿠이마나부

IPC: H01L33/16

CPC classification number: H01L33/16 ,  H01L33/32

Abstract: 본 발명은 활성층에 있어서의 자연 발생 전계가 저감되어, 고휘도화가 가능한 반도체 발광 소자를 제공하는 것을 목적으로 한다.
반도체 발광 소자(1)는 n형 클래드층(3)과, n형 클래드층(3)상에 설치된 p형 클래드층(7)과, n형 클래드층(3)과 p형 클래드층(7) 사이에 설치되어 있고, 질화물로 이루어진 활성층(5)을 구비하며, n형 클래드층(3)과 활성층(5)의 계면에 직교하는 축과 활성층(5)에 있어서의 c축이 이루는 각도 및 활성층(5)과 p형 클래드층(7)의 계면에 직교하는 축과 활성층(5)에 있어서의 c축이 이루는 각도가 각각 제로보다 큰 것을 특징으로 한다.

公开(公告)号：KR1020170081165A

公开(公告)日：2017-07-11

申请号：KR1020177007914

申请日：2015-10-09

Applicant: 스미토모덴키고교가부시키가이샤 ,  고꾸리쯔 다이가꾸 호우징 도요하시 기쥬쯔 가가꾸 다이가꾸

Inventor： 나카하타히데아키 ,  히로츠겐이치 ,  오히라다카시 ,  야마다쿄헤이 ,  에가시라다이야

IPC: H02M5/22 ,  H02M3/155

CPC classification number: H02M5/12 ,  H02M3/158 ,  H02M5/22 ,  H02M5/293 ,  H02M3/155

Abstract: 전단회로로서, 홀수번째의스위치와짝수번째의스위치는교대로온 동작하며, 전체로서는전원에대하여병렬로접속되는스위치직렬체와, 각스위치의상호접속점및 스위치직렬체의양단점을합계 m개의노드로하여, 홀수노드를묶어제1 출력포트에유도하는제1 전기회로및 짝수노드를묶어제2 출력포트에유도하는제2 전기회로중 적어도한쪽의전기회로상에마련되고, 적어도 (m-1)개의노드에대응하여존재하는커패시터를구비하고있다. 후단회로로서는, 서로역극성의통전동작을하는한쌍의반도체소자를서로직렬로접속하여이루어지며, 직렬체의일단부가제1 출력포트에접속되고, 타단부가제2 출력포트에접속되는소자직렬체와, 그양단점인 2개의노드를묶어부하의일단부에유도하는제3 전기회로및 한쌍의반도체소자의상호접속점인 1개의노드를부하의타단부에유도하는제4 전기회로중 적어도한쪽의전기회로상에마련되며, 합계 3개의노드중 적어도 2개의노드에대응하여존재하는인덕터를구비하고있다.

Abstract translation: 前端电路中，奇数编号的开关和偶数编号开关是并联连接到电源和操作在移位在串联体开关和一个相互连接点和开关的串联体的开关的总量的缺点，作为总的米 由节点，所述节点被提供到奇数配合到所述第二电路中的至少一个的相位电路，以驱动所述第一电路和第二输出端口，以配合甚至节点，以驱动所述第一输出端口，至少（间 1）个节点。 作为电路，通过串联的一对相反极性的通电操作的半导体器件的相互连接组成的后端，一个端部连接到串联体的附加的第一输出端口，连接至第二输出端口串联元件的另一端部元件 和第三电电路与电路中的一个的四分之一至少电力驱动一对的一个节点的是半导体元件的相互连接点到所述负载的另一端，以配合在所述负载的一端引起的两个节点的geuyang缺点 并且电路上提供的电感器总共对应于三个节点中的至少两个。

公开(公告)号：KR101119579B1

公开(公告)日：2012-03-08

申请号：KR1020050035072

申请日：2005-04-27

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 우에마츠고지 ,  우에노마사키 ,  히로타류 ,  나카하타히데아키 ,  오쿠이마나부

IPC: H01L33/16

CPC classification number: H01L33/16 ,  H01L33/32

Abstract: 반도체발광소자(1)는 n형클래드층(3)과, n형클래드층(3)상에설치된 p형클래드층(7)과, n형클래드층(3)과 p형클래드층(7) 사이에설치되어있고, 질화물로이루어진활성층(5)을구비하며, n형클래드층(3)과활성층(5)의계면에직교하는축과활성층(5)에있어서의 c축이이루는각도및 활성층(5)과 p형클래드층(7)의계면에직교하는축과활성층(5)에있어서의 c축이이루는각도가각각제로보다큰 것을특징으로한다.

Abstract translation: 半导体发光元件1包括n型包覆层3，设置在n型包覆层3上的p型包覆层7，n型包覆层3和p型包覆层3。 据之间，并垂直于uigye表面具有有源层（5）由氮化物，n型包覆层3和活性层5，该角度和该轴的活性c轴和有源层（5） （5）和p型覆层（7）以及有源层（5）中的c轴分别大于零。

公开(公告)号：KR1020100137534A

公开(公告)日：2010-12-30

申请号：KR1020107023484

申请日：2009-04-17

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 사토잇세이 ,  미야나가미치마사 ,  후지와라신스케 ,  나카하타히데아키

IPC: H01L21/205 ,  C23C14/06 ,  C23C14/28 ,  C30B29/36

CPC classification number: H01L29/267 ,  C23C14/0617 ,  C23C14/28 ,  C30B23/02 ,  C30B29/36 ,  C30B29/38 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02631

Abstract: 혼정(混晶) 상태의 Si
(1-vwx) C
w Al
x N
v 결정을 실현하고 가공성이 용이한 Si
(1-vwx) C
w Al
x N
v 기재의 제조 방법, 에피택셜 웨이퍼의 제조 방법, Si
(1-vwx) C
w Al
x N
v 기재 및 에피택셜 웨이퍼를 제공한다.
Si
(1-vwx) C
w Al
x N
v 기재(10a)의 제조 방법은 이하의 공정을 포함하고 있다. 먼저, Si 기판(11)이 준비된다. 그리고, 펄스 레이저 퇴적에 의해, Si 기판(11) 상에 Si
(1-vwx) C
w Al
x N
v 층(0＜v＜1, 0＜w＜1, 0＜x＜1, 0＜v+w+x＜1)이 성장된다.

公开(公告)号：KR1020100134039A

公开(公告)日：2010-12-22

申请号：KR1020107022987

申请日：2009-04-17

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 사토잇세이 ,  미야나가미치마사 ,  후지와라신스케 ,  나카하타히데아키

IPC: H01L21/205 ,  C23C14/06 ,  C30B29/36 ,  C30B29/38

CPC classification number: C30B29/36 ,  C23C4/185 ,  C23C16/34 ,  C30B23/02 ,  C30B25/02 ,  C30B29/403 ,  H01L21/0237 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02389 ,  H01L21/0242 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02631

Abstract: 높은 결정성을 유지하고, 또한 낮은 비용을 유지하는 Si
(1-vwx) C
w Al
x N
v 기재, 에피택셜 웨이퍼, 및 이들의 제조 방법을 제공한다. 본 발명의 Si
(1-vwx) C
w Al
x N
v 기재의 제조 방법은, 이종 기판(11)을 준비하는 공정과, 이종 기판(11) 상에, 주표면을 갖는 Si
(1-vwx) C
w Al
x N
v 층을 성장시키는 공정을 포함한다. Si
(1-vwx) C
w Al
x N
v 층에서의 주표면의 조성비 x+v는 0＜x+v＜1이다. Si
(1-vwx) C
w Al
x N
v 층에서, 이종 기판(11)과의 계면으로부터 주표면을 향해 조성비 x+v가 단조 증가 또는 단조 감소한다. Si
(1-vwx) C
w Al
x N
v 층에서, 이종 기판(11)과의 계면의 조성비 x+v는 주표면의 조성비 x+v보다도 이종 기판(11)의 재료에 가깝다.

公开(公告)号：KR1020090048550A

公开(公告)日：2009-05-14

申请号：KR1020087032119

申请日：2007-06-15

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 우에무라도모키 ,  나카하타히데아키

IPC: H01L21/302 ,  H01L21/304 ,  B08B3/08 ,  B08B3/12

CPC classification number: C30B29/403 ,  B08B3/12 ,  C30B33/00 ,  C30B33/10 ,  H01L21/02052 ,  Y10T428/25

Abstract: 본 발명은 고품질의 에피택셜막을 안정되게 성장시킬 수 있는 Ga
x In
1-x N 기판과 이 Ga
x In
1-x N 기판을 얻기 위한 세정 방법을 제공하는 것을 목적으로 한다. Ga
x In
1-x N 기판의 표면 상에 존재하는 입자 직경 0.2 ㎛ 이상의 파티클의 수가 Ga
x In
1-x N 기판의 직경을 2인치로 했을 때에 20개 이하인 Ga
x In
1-x N 기판이다. 또한, 검출 각도 10°에서의 X선 광전자 분광법에 의한 Ga
x In
1-x N 기판 표면의 광전자 스펙트럼에 있어서, C
1s 전자와 N
1s 전자의 피크 면적의 비(C
1s 전자의 피크 면적/N
1s 전자의 피크 면적)가 3 이하인 Ga
x In
1-x N 기판이다.
에피택셜막, 광전자 스펙트럼

公开(公告)号：KR1020090018652A

公开(公告)日：2009-02-20

申请号：KR1020087030971

申请日：2007-06-15

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 미야나가미치마사 ,  미즈하라나호 ,  나카하타히데아키

IPC: H01L21/20

CPC classification number: C30B29/403 ,  C30B23/00 ,  C30B23/025

Abstract: Provided are a method for manufacturing AlxGa1-xN crystals by which large crystals having low dislocation density can be obtained, and AlxGa1-xN crystals. The method for growing the AlxGa1-xN crystals (0

Abstract translation: 提供一种制造Al x Ga 1-x N晶体的方法，可以获得具有低位错密度的大晶体和Al x Ga 1-x N晶体。 提供生长Al x Ga 1-x N晶体（0

公开(公告)号：KR1020070013287A

公开(公告)日：2007-01-30

申请号：KR1020067022342

申请日：2005-05-13

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 나카하타세이지 ,  나카하타히데아키 ,  우에마츠고지 ,  기야마마코토 ,  나가이유이치 ,  나카무라다카오

IPC: H01L33/30

CPC classification number: H01L33/007 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02645 ,  H01L33/0075 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00

Abstract: A III nitride semiconductor crystal having sizes of approximately a semiconductor device and a manufacturing method thereof, a III nitride semiconductor device and a manufacturing method thereof and a light emitting device. The method for manufacturing the III nitride semiconductor crystal includes a process of growing one or more of a III nitride semiconductor crystalline board (11) on a base board (1), a process of growing one layer or more layers of a III nitride semiconductor crystalline layer (12) on the III nitride semiconductor crystalline board (11), and a process of separating a III nitride semiconductor crystal (10) composed of the III nitride semiconductor crystalline board (11) and the III nitride semiconductor crystalline layer (12) from the base board (1). The III nitride semiconductor crystal (10) has a thickness of 10mum or more but not more than 600mum, and a width of 0.2mm or more but not more than 50mm. ® KIPO & WIPO 2007

Abstract translation: 具有大致半导体器件的尺寸的III族氮化物半导体晶体及其制造方法，III族氮化物半导体器件及其制造方法以及发光器件。 制造III族氮化物半导体晶体的方法包括在基板（1）上生长III族氮化物半导体晶体板（11）中的一种或多种的工艺，生长一层或更多层III族氮化物半导体晶体 （11）的III族氮化物半导体晶体层（11）和III族氮化物半导体结晶层（11）的III族氮化物半导体晶体（10）的分离工序， 基板（1）。 III族氮化物半导体晶体（10）的厚度为10μm以上且不大于600μm，宽度为0.2mm以上且50mm以下。 ®KIPO＆WIPO 2007