公开(公告)号：KR1020040087588A

公开(公告)日：2004-10-14

申请号：KR1020030022033

申请日：2003-04-08

Applicant: 재단법인서울대학교산학협력재단

Inventor： 황희돈 ,  박광민 ,  윤의준

IPC: H01L21/20

Abstract: PURPOSE: A method for stacking vertically self assembled quantum dots by using a temperature change method in capping layer formation process is provided to stack vertically single layer quantum dots by improving surface uniformity of a capping layer. CONSTITUTION: A buffer layer is formed on an upper surface of a semiconductor substrate by performing a growth process using an epitaxial method. The first quantum dot is formed on an upper surface of the buffer layer by using a self assembled growth mode. The first capping layer of the predetermined thickness is formed on an upper surface of the first quantum dot under the predetermined temperature. The second capping layer is formed on an upper surface of the first capping layer under the predetermined temperature. The second quantum dot is formed on the second capping layer.

Abstract translation: 目的：提供一种通过使用覆盖层形成工艺中的温度变化方法将垂直自组装的量子点层叠的方法，通过提高覆盖层的表面均匀性来堆叠垂直单层量子点。 构成：通过使用外延法进行生长处理，在半导体衬底的上表面上形成缓冲层。 第一量子点通过使用自组装成长模式形成在缓冲层的上表面上。 在预定温度下，在第一量子点的上表面上形成预定厚度的第一覆盖层。 第二覆盖层在预定温度下形成在第一覆盖层的上表面上。 第二量子点形成在第二覆盖层上。

公开(公告)号：KR1020030087821A

公开(公告)日：2003-11-15

申请号：KR1020020025898

申请日：2002-05-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 오혜정 ,  임승현 ,  윤의준

IPC: H01L21/205 ,  B82Y10/00

Abstract: PURPOSE: A method for forming quantum dots is provided to be capable of obtaining single-crystalline characteristics and simultaneously achieving a fine and uniform quantum dots. CONSTITUTION: An insulating thin film(20) is formed on a substrate(10). Then, a plurality of silicon quantum dots(30) are grown at the upper portion of the insulating thin film by simultaneously flowing silicon based gas and B2H6 dopant gas. Preferably, the insulating thin film is made of one selected from a group consisting of SiO2, Si3N4, or SiOxNy. Preferably, the silicon based gas is one selected from a group consisting of SiH4 or SiH6 gas. Preferably, the heating temperature of the substrate is in the range of 450-600 °C for growing the quantum dots.

Abstract translation: 目的：提供一种形成量子点的方法，以获得单晶特性，同时实现精细均匀的量子点。 构成：在基板（10）上形成绝缘薄膜（20）。 然后，通过同时流动硅基气体和B 2 H 6掺杂气体，在绝缘薄膜的上部生长多个硅量子点（30）。 优选地，绝缘薄膜由选自由SiO 2，Si 3 N 4或SiO x N y组成的组中的一种制成。 优选地，硅基气体是选自SiH 4或SiH 6气体中的一种。 优选地，为了生长量子点，衬底的加热温度在450-600℃的范围内。

公开(公告)号：KR1020030016034A

公开(公告)日：2003-02-26

申请号：KR1020010049937

申请日：2001-08-20

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  윤석호 ,  황희돈

IPC: H01L21/20

Abstract: PURPOSE: A two-step growth interruption process for control of semiconductor quantum dot is provided to control a solid shape of a quantum dot by performing two growth interruption processes. CONSTITUTION: A chemical compound semiconductor buffer layer(110) is grown on a semiconductor substrate(100). A quantum dot crystallization layer is formed on the chemical compound semiconductor buffer layer(110). The grating constant of quantum dot crystallization layer is larger than that of the chemical compound semiconductor buffer layer(110). A quantum dot(320) of a solid shape is formed on the quantum dot crystallization layer by performing the first growth interruption process. The solid shape of the quantum dot(320) is controlled by performing the second growth interruption process. A cover layer(330) is grown on the quantum dot(320). The grating constant of the cover layer(330) is smaller than that of the quantum dot crystallization layer.

Abstract translation: 目的：提供用于控制半导体量子点的两步增长中断过程，以通过执行两个生长中断处理来控制量子点的实心形状。 构成：在半导体基板（100）上生长化学化合物半导体缓冲层（110）。 在化合物半导体缓冲层（110）上形成量子点结晶层。 量子点结晶层的光栅常数大于化合物半导体缓冲层（110）的光栅常数。 通过进行第一生长中断处理，在量子点结晶层上形成实心形状的量子点（320）。 通过执行第二增长中断处理来控制量子点（320）的实心形状。 在量子点（320）上生长覆盖层（330）。 覆盖层（330）的光栅常数小于量子点结晶层的光栅常数。

公开(公告)号：KR1020020094479A

公开(公告)日：2002-12-18

申请号：KR1020010032716

申请日：2001-06-12

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김기범 ,  오지훈 ,  천진우 ,  현택환 ,  윤의준 ,  정용재 ,  허주열

IPC: H01L21/203 ,  B82Y40/00

Abstract: PURPOSE: A method and an apparatus for arraying quantum dots on a substrate are provided to array uniformly the quantum dots on the substrate by using colloid solution with density of nanosphere. CONSTITUTION: A bath(1) is used for storing colloidal solution. The bath(1) is installed in the inside of a storage tank(7). The bath(1) is moved by vibration of a motor(2). A substrate(5) is dipped into the bath(1) when the storage tank(7) is moved to an upper direction. The substrate(5) is drawn from the bath(1) when the storage tank(7) is moved to a lower direction. A motor(2) has a speed range of 0.01 to 0.1 mm/sec. A rotator(3) is installed on a substrate holder in order to an angle of the substrate(5). A heating portion(6) such as a lamp is located beside the bath(1) in order to heat coated solution. A supplier(4) is used for applying an electric field or a magnetic field.

Abstract translation: 目的：提供一种在基板上排列量子点的方法和装置，通过使用纳米球密度的胶体溶液均匀地排列在基板上的量子点。 规定：使用浴（1）保存胶体溶液。 浴（1）安装在储罐（7）的内部。 浴缸（1）通过电动机（2）的振动而移动。 当储存箱（7）向上方移动时，将基板（5）浸入槽（1）中。 当储存罐（7）向下方移动时，基板（5）从槽（1）中被拉出。 电机（2）的转速范围为0.01〜0.1mm / sec。 旋转体（3）以基板（5）的角度安装在基板支架上。 为了加热涂布的溶液，诸如灯的加热部分（6）位于浴（1）旁边。 供应商（4）用于施加电场或磁场。

公开(公告)号：KR100638177B1

公开(公告)日：2006-10-26

申请号：KR1020040096115

申请日：2004-11-23

Applicant: 재단법인서울대학교산학협력재단

Inventor： 권순용 ,  윤의준

IPC: H01L33/02

Abstract: 본 발명은 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자에 관한 것으로, Al
x Ga
y In
1-xy N (0≤x≤1, 0

公开(公告)号：KR100554204B1

公开(公告)日：2006-02-22

申请号：KR1020040008626

申请日：2004-02-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 홍석원 ,  송석찬 ,  배덕규 ,  김현우 ,  윤의준 ,  부용림 ,  그린죠셉이.

IPC: H01L21/324

Abstract: 본 발명은 격자 이완된 반도체 박막 형성 방법에 관한 것으로서, 반도체 박막의 표면을 평탄하게 유지하면서 격자를 이완시켜 낮은 표면 거칠기와 높은 격자 이완 정도를 갖는 반도체 박막을 형성하는 방법을 제공하는 것을 목적으로 한다. 상기 목적을 달성하기 위해, 본 발명에서는 반도체 기판 상에 반도체 기판과 격자상수가 다른 물질로 이루어진 박막층을 성장시킨 다음, 박막층 상에 화학적 제거가 가능한 막을 덮개층(capping layer)으로서 형성하고, 이 결과물을 열처리하여 박막층을 이완시킨다. 열처리 후, 덮개층을 화학적 식각을 통해 제거함으로써 표면이 평탄하고 격자가 이완된 박막층을 얻는다. 박막층의 두께를 변화시키면 격자의 이완 정도를 조절할 수 있고, 덮개층에 의해 표면의 평탄도는 일정하게 유지된다.

公开(公告)号：KR1020060015421A

公开(公告)日：2006-02-17

申请号：KR1020050032490

申请日：2005-04-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  권순용 ,  문필경

IPC: H01L33/04

Abstract: 본 발명은 In-rich InGaN 양자우물층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자에 관한 것으로, Al
x Ga
y In
1-xy N (0≤x≤1, 0

公开(公告)号：KR100497672B1

公开(公告)日：2005-07-01

申请号：KR1020020025914

申请日：2002-05-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  이종호 ,  박태서

IPC: H01L27/108

Abstract: 자기 배열 SOI 더블 게이트 트랜지스터(SELF ALIGNED SOI DOUBLE GATE TRANSISTOR)를 이용한 DRAM의 제조 공정에 있어서, 상기 반도체 DRAM은 기판 상에 더블 게이트를 형성하는 공정과; 상기 더블 게이트가 형성된 기판에 주변 영역의 CMOS용 소스(source)/드레인(drain)을 형성하는 공정과; 셀(cell)의 직접 접촉(DC, Direct Contact) 및 매몰 접촉(BC, Buried Contact)을 형성하는 공정과; 금속 접촉(metal contact)을 형성하는 공정을 포함하며, 여기서, 상기 기판 상에 더블 게이트를 형성하는 공정은 벌크 Si의 상부에 매몰 산화막, SOI 웨이퍼, 버텀 게이트 산화막, 폴리-Si, WSi 및 CVD 산화막을 순차적으로 적층하는 단계와; 지지용 핸들 웨이퍼(handle wafer)에 열산화막을 형성하고, 이를 상기 SOI 웨이퍼의 상부에 결합하고, 상기 벌크 Si 및 매몰 산화막을 제거하는 단계와; 활성 영역을 정의하는 사진 및 식각 단계와; 상기 지지용 핸들 웨이퍼의 뒷면에 탑 게이트 물질로 게이트 산화막, 폴리-Si, WSi 및 SiN층을 순차적으로 적층하는 단계와; 상기 적층된 탑 게이트, 채널 및 바텀 게이트의 측면을 식각하고, 그 후 게이트 재료 및 채널을 산화시키는 단계와; 상기 산화되어 드러난 채널 측벽을 시드(seed)로 SEG를 성장시키고, 그 후 상기 SEG 하부에 CVD 산화막을 증착시키고, 에치백(etch-back)을 실시하는 단계를 포함하며, 상기 더블 게이트가 형성된 기판에 주변 영역의 CMOS용 소스(source)/드레인(drain)을 형성하는 공정은 상기 더블 게이트가 형성된 DRAM에 SiN 스페이서(spacer)를 증착하고, SiN을 식각하여 주변 NMOS 영역만을 개방한 후 이온을 주입하는 단계와; 상기 드러난 SEG 층을 시드로 하여 2차 SEG 성장을 하고, 그 후 이온 주입을 주입하고, 그 후 CVD 산화막을 증착하는 단계와; 주변 PMOS 영역을 상기 개방, 이온주입, 2차 SEG, 이온주입 및 CVD 산화막 증착 단계와 동일한 방법으로 형성하는 단계를 포함하며, 셀(cell)의 직접 접촉(DC, Direct Contact) 및 매몰 접촉(BC, Buried Contact)을 형성하는 공정은 상기 주변 CMOS 용 소스/드레인 형성 공정에서 형성된 SiN 스페이서 및 CVD 산화막을 식각하여 자기-배열 접촉(Self-Aligned Contact, SAC)을 개방하는 단계와; 상기 개방된 곳에서 접촉 플러그(plug)용 이온 주입을 실시하는 단계와; 폴리-Si을 증착하고 에치-백 또는 CMP를 실시하는 단계를 포함하며, 금속 접촉(metal contact)을 형성하는 공정은 게이트용 접촉이 될 부분을 분리하는 단계와; 더블 게이트의 탑 · 바텀 게이트가 동시에 금속에 연결되고, 활성 영역의 소스/드레인도 같이 연결되는 단계를 포함하는 반도체 DRAM의 제조 방법 및 이에 의해 제조되는 반도체 DRAM.

公开(公告)号：KR101337615B1

公开(公告)日：2013-12-06

申请号：KR1020060057385

申请日：2006-06-26

Applicant: 서울바이오시스 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  남기범 ,  최주원

IPC: H01L33/14

Abstract: 본 발명의 일실시예에 따른 질화갈륨계 화합물 반도체의 제조방법은 기판위에 버퍼층을 형성하는 단계와, 상기 버퍼층위에 n형 GaN층을 형성하는 단계와, 상기 n형 GaN층위에 활성층을 형성하는 단계와, 상기 활성층위에 p형 GaN층을 형성하는 단계와, 상기 p형 GaN층위에 인듐 리치 InGaN 컨택층을 형성하는 단계를 포함한다.
본 발명에 의하면 인듐 리치 InGaN 컨택층을 사용하여 인듐 리치 InGaN 컨택층위에 형성되는 투명전극과의 접촉저항이 감쇠됨에 따라 질화갈륨계 화합물 반도체의 성능이 개선된다.
질화갈륨, 반도체 화합물, 사파이어, InGaN, 인듐 리치, 컨택층, 투명전극

公开(公告)号：KR100915337B1

公开(公告)日：2009-09-03

申请号：KR1020070107577

申请日：2007-10-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  권성훈

IPC: H01L21/027 ,  H01L33/00 ,  A00

Abstract: 패턴이 형성된 기판 제조방법이 개시된다. 본 발명에 따른 패턴이 형성된 기판 제조방법은 기판 상의 산화물 비드 패턴을 형성하고자 하는 위치에 선택적인 결합력을 갖는 제1결합제 패턴을 형성하고, 기판과의 결합력보다 제1결합제와의 결합력이 더 큰 제2결합제를 산화물 비드에 코팅한다. 그리고 제2결합제가 코팅된 산화물 비드를 기판 상에 도포하여, 제2결합제가 코팅된 산화물 비드를 제1결합제 패턴 상에 형성하고, 기판을 열처리한다. 본 발명에 따른 다른 패턴이 형성된 기판 제조방법은 산화물 비드가 분산된 용액을 준비하고, 기판 상에 패턴을 형성한 다음, 기판 상에 마이크로 채널이 형성되도록 임시 구조물을 기판의 상방에 설치한다. 그리고 산화물 비드가 분산된 용액을 마이크로 채널에 주입하여 기판 상에 산화물 비드를 고정시키고, 기판을 열처리한다. 본 발명에 의하면, 저렴한 산화물 비드를 원하는 형태로 기판 위에 패터닝할 수 있게 되어 건식 식각시 기판에 가해지는 손상을방지할 수 있고, 식각과정이 없어서 소자 수율 저하 문제가 없어서 결과적으로 소자의 양산성이 증가된다. 또한 건식식각을 위한 고가의 장비투자가 불필요하여 경제적으로 유리할 뿐 아니라 단시간 내에 많은 양의 기판을 제작할 수 있는 높은 생산성을 가지게 된다.