-
公开(公告)号：KR1020120078686A
公开(公告)日：2012-07-10
申请号：KR1020120056923
申请日：2012-05-29
Applicant: 전자부품연구원
CPC classification number: H01L2224/24 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012
Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to perform a through via with low loss, a high frequency passive device with high performance and a transmission line on a silicon substrate. CONSTITUTION: A first hole is formed on a silicon substrate(S110). A first metal layer is formed on the silicon substrate formed the first hole(S115). An insulating layer is formed on the first metal layer(S120). A second hole which size is smaller than the first hole size is formed at the first hole position(S130). A second metal layer is formed on the insulating layer by filing the second hole(S140). The first metal layer and the second metal layer are exposed to the lower surface of the silicon substrate(S150).
Abstract translation: 目的：提供一种半导体封装及其制造方法，以低损耗执行通孔，具有高性能的高频无源器件和硅衬底上的传输线。 构成：在硅衬底上形成第一孔（S110）。 在形成第一孔的硅衬底上形成第一金属层（S115）。 在第一金属层上形成绝缘层（S120）。 在第一孔位置处形成尺寸小于第一孔尺寸的第二孔（S130）。 通过填充第二孔而在绝缘层上形成第二金属层（S140）。 第一金属层和第二金属层暴露于硅基板的下表面（S150）。
-
公开(公告)号：KR1020120072451A
公开(公告)日：2012-07-04
申请号：KR1020100134210
申请日：2010-12-24
Applicant: 전자부품연구원
CPC classification number: H01L2224/04105 , H01L2224/19 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2924/01322 , H01L2924/14 , H01L2924/00 , H01L2224/18 , H01L2924/00012
Abstract: PURPOSE: A multilayer semiconductor device and a manufacturing method thereof are provided to prevent voids by connecting signal lines between unit semiconductor packages using a metal pin insertion method. CONSTITUTION: A top unit semiconductor package(200) is formed on a bottom unit semiconductor package(100). An organic layer(230) is formed on the lower side of the top unit semiconductor package. A metal pin(130) of the bottom unit semiconductor package is inserted into a hole of the top unit semiconductor package. An insulation layer(240) is formed between the metal pin and a silicon substrate(210). A top unit semiconductor package(300) is stacked on the top unit semiconductor package.
Abstract translation: 目的：提供一种多层半导体器件及其制造方法，以通过使用金属针插入方法连接单元半导体封装之间的信号线来防止空隙。 构成：顶部单元半导体封装（200）形成在底部单元半导体封装（100）上。 在顶部单元半导体封装的下侧形成有机层（230）。 底部单元半导体封装的金属引脚（130）插入到顶部单元半导体封装的孔中。 在金属销和硅衬底（210）之间形成绝缘层（240）。 顶部单元半导体封装（300）堆叠在顶部单元半导体封装上。
-
公开(公告)号：KR101104134B1
公开(公告)日：2012-01-13
申请号：KR1020090104542
申请日：2009-10-30
Applicant: 전자부품연구원
Abstract: 반도체 칩 패키징 방법이 개시된다. 본 발명에 따른 반도체 칩 패키징 방법은 다이싱 테잎(tape)에 웨이퍼를 부착시켜 다이싱하고, 다이싱된 칩(diced chip) 영역을 커버하는 노광부위를 포함하는 포토마스크를 통해 다이싱 테잎을 노광시켜 기판 상에 칩 부착영역을 정의하도록 노광시킨다. 다이싱 테잎을 기판과 접촉시켜 노광부위에 대응하는 칩을 기판의 칩 부착영역에 부착시킨다. 그 후, 다이싱 테잎이 부착된 칩이 포토마스크의 노광부위에 대응되도록 다이싱 테잎을 일정한 간격만큼 이동시킨다. 이에 따라 초소형 반도체 칩의 패키징 공정시간을 단축시킬 수 있다.
다이싱 테잎(Dicing Tape), 포토마스크(Photomask)-
公开(公告)号：KR1020110119210A
公开(公告)日：2011-11-02
申请号：KR1020100038797
申请日：2010-04-27
Applicant: 전자부품연구원
CPC classification number: H04B1/48
Abstract: PURPOSE: A front end module for local area wireless communication and manufacturing method thereof are provided to embed a power amplifier and a switch inside a printed circuit board in one layer structure. CONSTITUTION: The inside of a substrate is included of one structure. A first circuit block(120) is embedded inside the substrate. The first circuit block is implemented in an integrated circuit type. A second circuit block(140) is embed with the first circuit block inside the substrate.
Abstract translation: 目的：提供一种用于局域无线通信的前端模块及其制造方法，以将功率放大器和开关嵌入印刷电路板的一层结构中。 构成：一个结构中包括一个衬底的内部。 第一电路块（120）嵌入衬底内。 第一电路块以集成电路类型实现。 第二电路块（140）与第一电路块嵌入衬底内。
-
公开(公告)号：KR1020110021025A
公开(公告)日：2011-03-04
申请号：KR1020090078568
申请日：2009-08-25
Applicant: 전자부품연구원
CPC classification number: H01L2224/16225 , H01L2924/19105
Abstract: PURPOSE: An active/passive component built-in substrate manufacturing method is provided to remove the additional resin filling process by allowing the easy polymer filling even when the gap between devices is too narrow. CONSTITUTION: An active/passive component built-in substrate manufacturing method forms a polymer layer(102) of half hardened state on the bottom copper film. A polymer core(103) is deposited on the polymer layer. The polymer core has a cavity in which the active/passive devices(105, 107) are installed inside.
Abstract translation: 目的：提供一种内置有源/无源器件的衬底制造方法，以便即使在器件之间的间隙太窄时也允许容易的聚合物填充来除去额外的树脂填充过程。 构成：主动/被动元件内置衬底制造方法在底部铜膜上形成半硬化状态的聚合物层（102）。 聚合物芯（103）沉积在聚合物层上。 聚合物芯具有其中主动/被动装置（105,107）安装在其中的空腔。
-
Patent Agency Ranking
-
公开(公告)号：KR100963201B1
公开(公告)日：2010-06-16
申请号：KR1020080023454
申请日：2008-03-13
Applicant: 전자부품연구원
CPC classification number: H01L24/82 , H01L2224/04105 , H01L2224/19 , H01L2224/32245 , H01L2224/73267 , H01L2224/8203 , H01L2224/92144 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/18162 , H01L2224/18 , H01L2924/00012
Abstract: 본 발명은 칩 내장형 기판 및 그의 제조 방법에 관한 것으로, 금속박에 미리 관통홀들을 형성하여, 칩과 관통홀들의 정렬을 정밀 및 신속하게 할 수 있어, 칩 내장형 기판의 제조 수율을 향상시킬 수 있게 된다.
더불어, 본 발명은 칩의 열 팽창 계수와 금속박의 열팽창 계수 사이의 열팽창 계수를 갖는 물질로 금속박과 칩을 접착함으로써, 칩과 금속박의 열팽창 계수의 차이로 인한 신뢰성 저하를 감소시킬 수 있는 장점이 있는 것이다.
칩, 동박, 관통홀, 내장, 접착, 정렬Abstract translation: 提供了基板嵌入式芯片及其制造方法，以减少由于芯片和金属膜的热膨胀系数的差异导致的可靠性劣化。 在金属膜（100）图案中形成多个贯通孔。 具有输入输出端子（210）的芯片（200）被粘附到金属膜图案上，并且形成在对应于多个穿透孔的位置。 密封剂（400）围绕芯片并形成在金属膜的上部。 焊盘（511,512,513）通过多个贯穿孔连接到输入输出端子。 在密封剂中形成有多个贯通孔。 密封剂覆盖散热部分的至少一部分。
-
公开(公告)号：KR100962416B1
公开(公告)日：2010-06-09
申请号：KR1020080135143
申请日：2008-12-29
Applicant: 전자부품연구원
CPC classification number: H04B1/44 , H03G3/3042
Abstract: PURPOSE: A front end module for local area communication and a manufacturing method therefor are provided to mount components of the front end module on a PCB substrate, thereby reducing manufacturing costs. CONSTITUTION: A power amplification module(210) amplifies an output signal of a wireless LAN system. A matching circuit(220) improves the property of the output signal of the power amplification module. A lower pass filter(230) reduces the 2nd harmonic component of the power amplification module. A switch(240) performs time division access for transceiving a signal.
Abstract translation: 目的：提供一种用于局域通信的前端模块及其制造方法，用于将前端模块的部件安装在PCB基板上，从而降低制造成本。 构成：功率放大模块（210）放大无线LAN系统的输出信号。 匹配电路（220）提高功率放大模块的输出信号的特性。 低通滤波器（230）减小功率放大模块的二次谐波分量。 开关（240）执行用于收发信号的时分访问。
-
公开(公告)号：KR100954996B1
公开(公告)日：2010-04-27
申请号：KR1020080051090
申请日：2008-05-30
Applicant: 전자부품연구원
Abstract: 본 발명은 다층 프린트 배선판을 형성하는데 적합하게 사용될 수 있는 수지조성물로써 가교성, 내열성, 및 난연성을 더욱 향상시키면서도 특히 고주파 대역에 적합한 전송특성을 가지는 저유전손실 등 유전특성이 좋은 저유전손실 복합수지 조성물을 제공하며, 이를 사용하여 제조된 필름, 프리프레그, 적층판 등을 제공한다.
저유전손실, 고주파, 복합 수지 조성물, 프리프레그-
公开(公告)号：KR1020080105484A
公开(公告)日：2008-12-04
申请号：KR1020070053131
申请日：2007-05-31
Applicant: 전자부품연구원
IPC: H05K3/30 , H05K1/16 , H01L27/108
CPC classification number: H05K3/30 , H05K1/0271 , H05K1/115 , H05K1/162 , H05K1/185 , H05K3/429 , H05K2203/0568
Abstract: A fabricating method for capacitor built in a metal layer is provided to prevent a crack due to the difference of thermal expansion coefficient by forming capacitor on the metal support layer having sufficient thickness. A fabricating method for capacitor built in a metal layer is comprised of step: forming a capacitor(110) on the top of a support layer; forming an insulating layer(130) surrounding the capacitor at the top of the support layer; forming a circuit pattern(120) on the top of a dielectric layer; filling a conductive material inside the via hole(150) after forming a via hole passing through the insulating layer and the circuit pattern; laminating the circuit layer to the desirous lamination number through a build up(Build-Up) process on the top of the dielectric layer; removing the support layer(100).
Abstract translation: 提供一种内置在金属层中的电容器的制造方法，以通过在具有足够厚度的金属支撑层上形成电容器来防止由于热膨胀系数的差异导致的裂纹。 构成金属层的电容器的制造方法包括以下步骤：在支撑层的顶部形成电容器（110）; 在所述支撑层的顶部形成围绕所述电容器的绝缘层; 在电介质层的顶部形成电路图案（120）; 在形成通过绝缘层和电路图案的通孔之后，在导通孔（150）内填充导电材料; 通过在介电层顶部的堆积（堆叠）工艺将电路层层压到希望的层压数上; 移除支撑层（100）。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.03 seconds)
