-
公开(公告)号：KR101356091B1
公开(公告)日：2014-01-29
申请号：KR1020120002995
申请日：2012-01-10
Applicant: 한국과학기술원
Abstract: 본 발명은 열차가 통과되는 터널 벽체구조에 있어서, 터널(10)이 형성된 터널벽(20); 상기 터널(10)과 연통되고, 일정한 체적이 형성된 내부공간(31); 상기 내부공간(31)을 차폐시키는 차폐부재(35)를 포함하고, 상기 차폐부재(35)의 질량에서 발생하는 강성 및 상기 내부공간(31)의 체적에 담긴 공기의 탄성에 관련된 강성이 상호 작용되어 상기 열차에 의해 발생된 압력파를 저감시키는 저감유닛(30)을 포함하고, 차폐부재의 질량, 강성 및 내부공간의 체적에 의한 상호작용에 의해 상기 터널 내부에서 발생되는 초저주파수의 압력파 또는 미기압파를 효과적으로 저감시킴으로서, 승객 귀에서의 압박감 및 터널 출입구 주변에서의 충격성 환경 압력파를 저감시키는 효과가 있다.
-
公开(公告)号：KR1020130103942A
公开(公告)日：2013-09-25
申请号：KR1020120024991
申请日：2012-03-12
Applicant: 에스케이하이닉스 주식회사 , 한국과학기술원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/10814 , H01L29/105 , H01L29/4236 , H01L29/42376 , H01L29/66666 , H01L29/7827 , H01L29/7828 , H01L27/10841 , H01L27/10864 , H01L27/10885
Abstract: PURPOSE: A semiconductor device including a vertical gate transistor without a junction and a manufacturing method thereof are provided to improve productivity by implanting one impurity to a source, a drain, and a body without the complexity of an impurity implantation process. CONSTITUTION: An active pillar (120) vertically protrudes from a substrate (110). The active pillar includes a first impurity region (120a), a second impurity region (120b), and a third impurity region (120c). The second impurity region is interposed between the first impurity region and the second impurity region. The first to third impurity regions include impurities with the same polarities. A gate electrode (160) is formed on the sidewall of the second impurity region. A bit line crosses the gate electrode and comes into contact with the first impurity region.
Abstract translation: 目的：提供一种包括没有结的垂直栅极晶体管及其制造方法的半导体器件，以通过将杂质注入到源极，漏极和器件中而不造成杂质注入工艺的复杂性来提高生产率。 构成：活性柱（120）从衬底（110）垂直突出。 有源支柱包括第一杂质区（120a），第二杂质区（120b）和第三杂质区（120c）。 第二杂质区位于第一杂质区和第二杂质区之间。 第一至第三杂质区域包括具有相同极性的杂质。 栅电极（160）形成在第二杂质区的侧壁上。 位线与栅电极交叉并与第一杂质区接触。
-
公开(公告)号：KR101785650B1
公开(公告)日：2017-10-17
申请号：KR1020160004289
申请日：2016-01-13
Applicant: 한국과학기술원
Abstract: 사용자에게착용된단일깊이카메라에의해촬영되는손의제 1 시퀀스영상을획득하는단계; 획득한제 1 시퀀스영상내 복수의프레임으로부터제 1 시공간특징벡터(spatio-temporal feature vector)를획득하는단계; 클릭동작의발생여부및 클릭위치에대한정보를알고있는손의제 2 시퀀스영상의프레임으로부터추출된제 2 시공간특징벡터에기초하여, 랜덤포레스트(random forest)를구성하는단계; 및제 1 시공간특징벡터를랜덤포레스트에입력하여, 제 1 시퀀스영상에서손의클릭동작의발생여부및 클릭위치를판단하는단계를포함하는것을특징으로하는, 본발명의일 실시예에따른클릭감지장치에의한클릭감지방법이개시된다.
-
14.发明公开독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 有权独立和不同的工作原理双电位孔双层隧道场效应晶体管及其制造方法
公开(公告)号：KR1020140088658A
公开(公告)日：2014-07-11
申请号：KR1020130000433
申请日：2013-01-03
Applicant: 한국과학기술원
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823821 , H01L29/66795 , H01L29/7855
Abstract: The present invention relates to an electron-hole bilayer tunnel field effect transistor having a symmetric PMOS and NMOS double gate structure and a fabrication method for the same. The electron-hole bilayer tunnel field effect transistor increases an operation current and a gradient under a threshold voltage by using a double gate p-i-n structure and tunneling between bands and reduces supply power by decreasing the threshold voltage which has a symmetric double gate structure which can be realized by a gate of a symmetric structure.
Abstract translation: 本发明涉及具有对称PMOS和NMOS双栅极结构的电子 - 空穴双层隧道场效应晶体管及其制造方法。 电子 - 空穴双层隧道场效应晶体管通过使用双栅极引脚结构和带间隧穿，增加阈值电压下的工作电流和梯度，并通过降低具有对称双栅极结构的阈值电压来降低电源功率，该阈值电压可以是 由对称结构的门实现。
-
公开(公告)号：KR101950146B1
公开(公告)日：2019-02-19
申请号：KR1020180098672
申请日：2018-08-23
Applicant: 에스케이하이닉스 주식회사 , 한국과학기술원
IPC: H01L27/108 , H01L29/66 , H01L29/78 , H01L29/423
-
Patent Agency Ranking16.发明授权손의 홀딩 제스쳐에 대응하는 물체의 종류 및 조작 제스쳐에 대응하는 조작의 종류를 판단하기 위한 제스쳐 감지 장치 및 이에 의한 제스쳐 감지 방법 有权一种手势感测装置及其手势感测方法，用以判断手部的握持手势所对应的物件的种类以及对应该操作手势的一种操作
公开(公告)号：KR101772890B1
公开(公告)日：2017-08-31
申请号：KR1020160037120
申请日：2016-03-28
Applicant: 한국과학기술원
CPC classification number: G06K9/00355 , G06F3/017 , G06K9/6202
Abstract: 사용자에게착용된깊이카메라에의해촬영되는손의제 1 시퀀스영상을획득하는단계; 획득한제 1 시퀀스영상내 복수의프레임각각의손에복수의복셀(voxel)로나뉘어진사각큐브(rectangular cube)를매핑하는단계; 복수의프레임각각에대해, 사각큐브를구성하는복수의복셀들의정적복셀특징(static voxel feature)을추출하고, 추출된정적복셀특징을인코딩하여제 1 LSP 특징(layer shape pattern feature)을획득하는단계; 및제 1 LSP 특징을랜덤포레스트에입력하여, 제 1 시퀀스영상에서손의홀딩제스쳐에대응하는물체의종류와손의조작제스쳐에대응하는조작의종류를판단하는단계를포함하는것을특징으로하는본 발명의일 실시예에따른제스쳐감지장치에의한제스쳐감지방법이개시된다.
Abstract translation: 获取用户佩戴的深度相机拍摄的手部的第一序列图像; 将矩形立方体映射到所获取的第一序列图像中的多个帧中的每一个的手中的多个体素; 对于多个帧中的每一个提取构成矩形立方体的多个体素的静态体素特征并对提取的静态体素特征进行编码以获得第一LSP特征（层形状图案特征） 。 并将第一LSP的LSP特征输入到随机森林中，以确定与第一序列图像中的手的握持手势对应的对象的类型以及手的操作手势对应的操作的类型。 公开了根据其中一个实施例的手势感测设备的手势检测方法。
-
公开(公告)号：KR1020170021468A
公开(公告)日：2017-02-28
申请号：KR1020150115851
申请日：2015-08-18
Applicant: 한국과학기술원
Abstract: 벽면반사에의한음파의지연시간을통한온도장측정방법및 시스템이제공된다. 본발명의실시예에따른온도장측정방법은, 음원에서발생된음파가제1 경로로수신되는데소요된제1 지연시간과음파가제2 경로로수신되는데소요된제2 지연시간을계산하고, 지연시간들을이용하여음원이배치된측정대상면의온도장을측정한다. 이에의해, 음원-센서개수의증가없이도추가적인입력정보를획득할수 있으므로일정수준이상의측정정확도확보가가능해진다.
Abstract translation: 提供了一种通过声波到墙壁反射的延迟时间来测量温度场的方法和系统。 根据本发明实施例的用于测量温度场的方法包括：计算接收从第一路径上的声源产生的声波所需的第一延迟时间和接收第二路径上的声波所需的第二延迟时间， 使用延迟时间来测量放置声源的测量目标表面的温度场。 结果，可以在不增加声源传感器的数量的情况下获取额外的输入信息，从而确保一定水平的测量精度。
-
18.发明授权독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 有权独立和不同工作功能双门控电子孔双层隧道场效应晶体管及其制造方法
公开(公告)号：KR101424755B1
公开(公告)日：2014-07-31
申请号：KR1020130000433
申请日：2013-01-03
Applicant: 한국과학기술원
IPC: H01L29/78 , H01L21/336
Abstract: 본 발명은 대칭적인 PMOS 및 NMOS 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것으로, 이중 게이트 pin구조 및 밴드간 터널링을 이용한 것으로서 문턱전압 이하에서의 기울기의 개선과 동작 전류의 증가를 가져올 수 있고, 대칭구조의 게이트를 제안함으로써 실제 구현가능한 대칭적인 이중 게이트 구조를 가지는 임계 전압(threshold voltage)이 작아져 공급 전력을 줄일 수 있다는 장점이 있는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것이다.
-
公开(公告)号：KR101402697B1
公开(公告)日：2014-06-03
申请号：KR1020120143844
申请日：2012-12-11
Applicant: 한국과학기술원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7855 , H01L29/66931
Abstract: The present invention relates to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor and, more specifically, to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor, capable of bringing the improvement of a slope and an increase in an operation current under a threshold voltage by using a double gate p-i-n structure and inter-band tunneling; and being formed in practice by suggesting the symmetrical gate structure.
Abstract translation: 本发明涉及使用对称双栅极结构的电子 - 空穴双层隧道场效应晶体管及其制造方法，更具体地说，涉及使用对称双栅结构的电子 - 空穴双层隧道场效应晶体管和 晶体管的制造方法，能够通过使用双栅极引脚结构和带间隧穿来提高斜率的提高和阈值电压下的工作电流的增加; 并且通过提出对称的门结构在实践中形成。
-
20.发明授权촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자 有权通过金属辅助化学蚀刻方法使用的垂直对准的硅纳米结构的制造方法，本方法制成的垂直配位的硅纳米结构，以及包含垂直置换的硅纳米结构的器件。
公开(公告)号：KR101353373B1
公开(公告)日：2014-01-21
申请号：KR1020120134272
申请日：2012-11-26
Applicant: 한국과학기술원
IPC: H01L21/306 , H01L27/16
Abstract: Provided are a method for fabricating vertical-type silicon nanowires using a metal assisted chemical etching method, a nanostructure fabricated by the method, and a device including the same. The method for fabricating vertical-type silicon nanowires using a metal assisted chemical etching method according to the present invention fabricates nanowires which are densely arranged and long in order to utilize the nanowires efficiently. When silicon nanowires having a large aspect ratio are fabricated, leaning of the nanowires may occur and as a result, adjacent nanowires may agglomerate together. In order to prevent the adjacent nanowires from agglomerating during a metal assisted chemical etching process, the method for fabricating vertical-type silicon nanowires according to the present invention fabricates a mechanically stable structure to prevent the nanowires from leaning.
Abstract translation: 提供了使用金属辅助化学蚀刻方法制造垂直型硅纳米线的方法，通过该方法制造的纳米结构以及包括该纳米结构的装置。 使用根据本发明的金属辅助化学蚀刻方法制造垂直型硅纳米线的方法制造密集排列并且长时间以有效利用纳米线的纳米线。 当制造具有大纵横比的硅纳米线时，可能发生纳米线的倾斜，结果，相邻的纳米线可以聚集在一起。 为了防止在金属辅助化学蚀刻工艺中相邻的纳米线聚集，根据本发明的用于制造垂直型硅纳米线的方法制造机械稳定的结构以防止纳米线倾斜。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.021 seconds)
