Abstract:
본발명은고효율마이크로 LED 구조체에관한것으로서, 더욱상세하게는광추출효율을높일수 있는질화물반도체를이용한고효율마이크로 LED 구조체에관한것이다. 상기와같은목적을달성하기위한본 발명에따른고효율마이크로 LED 구조체는기판부와; 상기기판부의상부에형성되는 n-GaN층과, 상기 n-GaN층의상부에형성되는활성층과, 상기활성층의상부에형성되는 p-GaN층을포함하는 GaN계에피층;을구비하고, 상기 GaN계에피층은상방으로볼록한렌즈형상으로형성되고, 상하두께가하단의반지름과같거나크게형성된것을특징으로한다. 본발명에따른고효율마이크로 LED 구조체는 GaN LED 소자자체를마이크로미터크기의곡면을가지는렌즈형으로제조함으로써소자의면을통해효과적으로광을추출할수 있는장점이있다.
Abstract:
본발명은 LED 모듈을지지기판에부착하고자외선흡수층과접착력이약한패시베이션층을이용하여 LED 모듈을다른기판으로쉽게이송할수 있는 LED 구조체및 이의전사방법을제공하는것을목적으로한다. 이를위해, 본발명은 p-n 접합구조를갖는복수의 LED 모듈이메탈본딩층을통해지지기판과접착되고, 일정파장범위의광에의해상기지지기판과의접착력이약해지면, 상기접착된 LED 모듈이상기지지기판에서개별또는어레이형태로분리되도록한다. 따라서본 발명은 LED 모듈을지지기판에부착하고자외선흡수층과접착력이약한패시베이션층을이용하여분리함으로써, LED 모듈을다른기판으로쉽게전사할수 있는장점이있다.
Abstract:
본 발명의 일 실시예는 복수 개의 발광 다이오드 셀 및 상기 복수 개의 발광 다이오드 셀 중 서로 인접한 발광 다이오드 셀을 전기적으로 연결하는 도전성 브릿지를 포함하고, 상기 복수 개의 발광 다이오드 셀의 각각은, 제1 질화물계 반도체층, 상기 제1 질화물계 반도체층의 상부에 배치되는 제2 질화물계 반도체층 및 상기 제1 질화물계 반도체층과 제2 질화물계 반도체층 사이에 배치되는 활성층을 구비하는 구조물, 상기 구조물의 하부로부터 연장되어 상기 제2 질화물계 반도체층과 접촉하고, 상기 제1 질화물계 반도체층 및 활성층과 절연되는 제2 도전성 콘택부 및 상기 제1 질화물계 반도체층과 접하고, 상기 제2 도전성 콘택부와 이격되도록 형성된 제1 도전성 콘택부를 포함하는 발광 다이오드 장치를 개시한다.
Abstract:
The present invention relates to a light emitting device and a manufacturing method thereof. The light emitting device comprises: a PCB substrate on which an electrode connection part is formed; an LED chip of which an electrode formation surface is arranged toward the PCB substrate; and a fluorescent body layer formed on a substrate of the LED chip. According to the present invention, a space, needed for mounting the LED chip on the PCB substrate on which the electrode connection part is formed, is small. Therefore, a package can: have a large capacity; be miniaturized; and reduce the power consumption.
Abstract:
The present invention is to disclose a light emitting diode and a method of manufacturing the same, which comprise: a reflection electrode layer; a lamination formed on the reflection electrode layer and having an n-type III-nitride group semiconductor layer, a p-type III-nitride group semiconductor layer, and an activating layer formed between the n-type III-nitride group semiconductor layer and the p-type III-nitride group semiconductor layer; a translucent conductive substrate formed on the lamination and having zinc oxide (ZnO); and a pad portion formed on the opposite side of the surface facing the lamination among the transparent conductive substrate, wherein the angle of adjacent sides among a plurality of sides of the lamination is less than 90 degrees or more than 90 degrees.