公开(公告)号：KR1019990016057A

公开(公告)日：1999-03-05

申请号：KR1019970038479

申请日：1997-08-12

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  이상복 ,  신희천 ,  박흥옥 ,  곽명신

IPC: H01L21/84

Abstract: 다중칩모듈(MCM) 중에서 세라믹 특히 그린시트를 기판 재질로 사용하는 MCM-C는 제조 과정에서 고온 열처리 소성 공정으로 인하여 기판의 휨현상이 발생한다. 이러한 현상은 그린시트의 밀도가 일정치 않거나, 열 공정시 온도 구배가 생길 때 발생하는데, 기판의 크기가 큰 경우에는 스트레스를 더 많이 받게되어 휨 발생 가능성 및 휨 정도가 더욱 크다. 이러한 문제점을 해소하기 위하여 열처리 공정인 소성 공정에서 다공성의 지지대를 사용함으로써 휨 발생을 감소시킬 수 있는 방법을 제시한다.

公开(公告)号：KR100152706B1

公开(公告)日：1998-11-02

申请号：KR1019950052689

申请日：1995-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 여순일 ,  신희천 ,  이행우 ,  박성모 ,  곽명신

IPC: H04L12/28

Abstract: 본 발명은 로컬 통신제어 칩에 관한 것으로서, PPM방식의 입력 데이터를 디지털 로직으로 변환하는 프로토콜 디코더와, 출력에 해당하는 신호를 받아서 이들의 폴링 애지에 맞추어 해당 번지와 센서값을 직렬 데이터의 형태로 바꾸어 시스템 중앙처리장치로 보내어 주는 제2래치부와, 시스템 중앙처리장치에서 지정한 번지와 해당번지가 일치하였을 때 시스템 중앙처리장치에서 보내어 준 값들을 출력시키는 출력버퍼로 구성되어 있다.
아울러 이들을 구현하기 위한 제어 카운터와 acount신호와 adstate신호에 의하여 결정이 되는 중앙처리장치로 보내는 신호의 일종인 av(x:1)병렬신호를 만들어주는 카운터로 구성되어 로칼 통신을 수행하고자 하는 시스템을 구성할 수가 있다.

公开(公告)号：KR1019980048922A

公开(公告)日：1998-09-15

申请号：KR1019960067576

申请日：1996-12-18

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  구진근 ,  곽명신

IPC: H01L27/085

Abstract: 본 발명은 SOI(Silicon On Insulator) 구조를 이용한 소오스-표류영역-드레인이 수평으로 배치된 100V급 이상의 전계효과(field effect) 고압소자(high voltage device)를 제조하는데 있어서, 소자의 전류 누설을 방지하기 위한 것으로, SOI(Silicon On Insulator)의 구조를 가지는 기판상에 활성영역을 정의하는 수직 격리 트랜치와, 상기 수직 격리 트랜치의 내측에 형성되는 수직 격리 트랜치 산화막과, 상기 활성영역에 수평으로 형성된 소오스, 표류영역 및 드레인과, 상기 소오스와 표류영역의 경계부의 상측에 형성되는 수평 게이트를 포함하며, 상기 수평 게이트의 하측 기판내에 소정간격으로 이격되어 형성되며, 수직 격리 트랜치의 게이트 산화막에 의해 기판과 절연되어 소정의 면적으로 형성되는 복수의 수직 트랜치 게이트를 구비하는 것을 특징으로 한다.

公开(公告)号：KR1019980036106A

公开(公告)日：1998-08-05

申请号：KR1019960054589

申请日：1996-11-15

Applicant: 한국전자통신연구원

Inventor： 강진영 ,  구진근 ,  곽명신

IPC: H01L27/06

Abstract: 본 발명은 실리콘 반도체를 이용한 100V급 이상의 MOS(Metal Oxide Semiconductor)형의 고압 소자인 SOI(Silicon On Insulator) 구조의 LDMOS(Lateral Double diffused MOS)를 제조하는데 있어서 소자의 전류 구동력을 개선하기 위한 것이다. 고압 소자에서는 드레인에 인가된 고전압을 주위의 낮은 배경전압에 대하여 전압항복없이 지탱시키는 방법으로서 종래는 SOI의 기판과 트렌치(trench) 구조와 같은 수직 절연막의 벽을 이용하였다. 그러나 이 수직 절연막은 소자 외부에 대해서는 절연이 가능하지만 소자 내부의 채널영역의 보호는 불가능하여 SOI상의 활성층의 두께를 얇게 할 수밖에 없었고, 이렇게 할 경우에는 소자의 전류 구동 능력이 현저하게 감소하였다. 본 발명에서는 SOI 활성층의 두께를 유지하면서도 소자의 내부의 채널영역의 보호를 위하여, 기존의 수평 게이트외에 다시 트렌치형의 수직 게이트를 추가로 형성시켜 다리(bridge)형의 게이트를 만들어 줌으로써 소자 내부의 표류영역과 소오스간의 전류단락(punch through)과, 표류영역과 채널영역간의 접합(junction) 전압항복을 방지할 수 있어 고압에서도 낮은 동작저항(R
on )과 높은 전류 구동력을 갖는 SOI형 LDMOS를 제작할 수가 있다.

公开(公告)号：KR1019970010401B1

公开(公告)日：1997-06-25

申请号：KR1019940036355

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 신희천 ,  박성모 ,  곽명신

IPC: H04N17/04

Abstract: A circuit for controlling a voltage value is disclosed. The circuit comprises a frist ROM(10) storing a highest channel value of VHF, a lowest channel value of VHF, a highest channel value of VHFH, a lowest channel value of VHFH, a highest channel value of VHFL, a lowest channel value of VHFL, a highest channel value of UHF, and a lowest channel value of UHF; a first latching circuit(20) for reading the highest channel value of VHF, the lowest channel value VHF, the highest value of UHF, and the lowest channel value of UHF from the first ROM(10) to store the read data; a second latching circuit(30) for reading the lowest channel value of VHFL, the lowest channel value of HVFH, the hightest channel value of UHF and the lowest channel value of UHF and for storing the read values; a controller(40), responsive to VHF, UHF, UP, DOWN signals, for selectively providing one channel value of the highest channel value of VHF, the lowest channel value VHF, the highest value of UHF, and the lowest channel value of UHF at stored at the first latching circuit(20); a counter(50), responsive to LOAD, UP, DOWN signals, for counting the output from the controller(40); a comparator(60) for comparing the counted value from the counter(50) to the output from the second latching circuit(30) to provide VHF-OUT, VHFL-OUT, VHFH-OUT signals according to a comparing result; a second ROM(70) for receiving the counted value from the couniter(50) as an address to provide a digital data corresponding to the address; and a digital/analog converter(80) for converting the digital data to an analog voltage signal to provide the converted signal to the output terminal(OUT).

Abstract translation: 公开了一种用于控制电压值的电路。 该电路包括存储VHF的最高信道值，VHF的最低信道值，VHFH的最高信道值，VHFH的最低信道值，VHFL的最高信道值，最低信道值 UHF的最高信道值VHFL和UHF的最低信道值; 用于从第一ROM（10）读取VHF的最高信道值，最低信道值VHF，UHF的最高值和UHF的最低信道值以存储读取的数据的第一锁存电路（20） 用于读取VHFL的最低信道值，HVFH的最低信道值，UHF的最高信道值和UHF的最低信道值并用于存储读取值的第二锁存电路（30） 响应于VHF，UHF，UP，DOWN信号的控制器（40），用于选择性地提供VHF的最高信道值，最低信道值VHF，UHF的最高值和UHF的最低信道值的一个信道值 存储在第一锁存电路（20）处; 响应于LOAD，UP，DOWN信号的计数器（50），用于对来自控制器（40）的输出进行计数; 比较器（60），用于将来自计数器（50）的计数值与来自第二锁存电路（30）的输出进行比较，以根据比较结果提供VHF-OUT，VHFL-OUT，VHFH-OUT信号; 第二ROM（70），用于从所述协调器（50）接收作为地址的计数值，以提供对应于所述地址的数字数据; 以及数字/模拟转换器（80），用于将数字数据转换为模拟电压信号以将转换的信号提供给输出端（OUT）。

公开(公告)号：KR1019960019300A

公开(公告)日：1996-06-17

申请号：KR1019940029923

申请日：1994-11-15

Applicant: 한국전자통신연구원

Inventor： 박성모 ,  차재현 ,  곽명신

IPC: G11C11/40

Abstract: 본 발명은 현장가공형 반도체(Field Programable Gate Array)의 설계시 논리모듈의 집접도에 관한 것으로 특히, 입력단자로 격자판을 구성하고 있는 안티퓨즈의 수평배선과 연결되어 제어신호에 따라 일반 논리수단 또는 프로그래밍 논리수단으로 동작하는 [반전가능형] 트랜스미션 수단 논리부와, 상기 [반전가능형] 트랜스미션 수단 논리부의 제어신호를 인가하기 위한 제1,2디코더와, 상기 [반전가능형] 트랜스미션 수단 논리부의 동작모드를 선택하고 프로그램모드시 상기 [반전가능형] 트랜스미션 수단 논리부를 프로그램동작모드로 전환시키는 프로그램 모드수단, 상기 [반전가능형] 트랜스미션 수단 논리부의 출력 신호중 제1출력신호와 제6출력신호를 동작 제어신호로 하여 제2~5 출력신호를 입력받아 선택하여 출력하는 멀티플렉서부 및 상기 멀티플렉서 부의 출력신호를 입력받는 D플립플롭으로 구성되는 것을 특징으로 하는 트랜스미션 논리로직을 이용한 반도체 논리회로를 제공하여 프로그래밍 부분과 논리부분이 공통적으로 구현 가능하므로, 게이트의 수가 줄어들어 전체 집적면적의 약 10~20%정도에 해당하는 면적을 개선할 수 있으며, 기존의 논리게이트 이외의 논리상태를 손쉽게 구현 가능하다는 효과가 있다.

公开(公告)号：KR100093524B1

公开(公告)日：1996-01-03

申请号：KR1019930027623

申请日：1993-12-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 채상훈 ,  박문양 ,  곽명신 ,  최해욱

IPC: H03K27/00

公开(公告)号：KR1020060066300A

公开(公告)日：2006-06-16

申请号：KR1020040104857

申请日：2004-12-13

Applicant: 한국전자통신연구원

Inventor： 이영재 ,  변상진 ,  곽명신 ,  유현규

IPC: H04B10/60 ,  H04B10/25

CPC classification number: H04B10/697 ,  H03F3/08 ,  H03F3/19 ,  H03F2200/372

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 트랜스포머를 이용한 광수신 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 광수신 장치에서 광전변환기(포토다이오드)와 트랜스임피던스 증폭기 중간에 트랜스포머를 삽입함으로써, 제1단의 광전변환기(포토다이오드)의 영향(기생성분의 영향)이 트랜스임피던스 증폭기에 미치지 않게 하고, 또한 제2단에 의해 임피던스 정합 및 주파수공진이 되게 하여 대역폭을 증가시킬 수 있는, 트랜스포머를 이용한 광수신 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 광수신 장치에 있어서, 광신호를 수신하여 전기적 신호로 변환하기 위한 광전변환 수단; 상기 광전변환 수단의 영향이 트랜스 임피던스 증폭 수단에 미치지 않도록, 1차단이 상기 광전변환 수단과 연결되고 2차단은 트랜스임피던스 증폭 수단과 연결되는 트랜스포머 수단; 및 상기 트랜스포머 수단의 2차단과 연결되는 상기 트랜스 임피던스 증폭 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 광수신 장치에 이용됨.
트랜스포머, 트랜스임피던스 증폭기, 제한증폭기, 포토다이오드, 기생성분

公开(公告)号：KR100564757B1

公开(公告)日：2006-03-27

申请号：KR1020030088782

申请日：2003-12-08

Applicant: 한국전자통신연구원

Inventor： 박기혁 ,  곽명신

IPC: H03M13/41

Abstract: 본 발명은 저전력 비터비(Viterbi) 복호기 및 역추적 방법을 제공하기 위한 것이다. 본 발명에 따른 비터비 복호기는, 역추적 과정시 역추적 경로가 이전 역추적 경로와 동일한 경우 역추적 동작을 멈추고, 이전 역추적 과정시 저장시켰던 임시 복호 비트를 이용하여 복호하도록 구성한 것이다. 본 발명의 비터비 복호기와 역추적 방법에 따르면, 반복되는 동일한 경로의 역추적 과정을 줄이고 이전 역추적 과정에서의 데이터를 재사용함으로써 전력 소모를 낮출 수 있다.
비터비, 역추적, 저전력

公开(公告)号：KR100492721B1

公开(公告)日：2005-06-07

申请号：KR1020030013643

申请日：2003-03-05

Applicant: 한국전자통신연구원

Inventor： 여순일 ,  곽명신 ,  김종대

IPC: G06F17/50

Abstract: 본 발명은 지능형 시스템 온 칩(SOC) 설계 방법 및 장치에 관한 것으로, 설계자에 의해 설계할 칩의 사양이 입력되면 설계에 적용할 아날로그 IP와 디지털 IP를 입력받아 설계자가 요구하는 사양과 비교하되, 만족되지 않는 IP는 수정 및 보완하여 새로운 사양을 도출한다. 도출된 사양을 적용하여 회로를 생성하고 일치되는 부분의 회로와 결합한 후 검증한다. 검증된 결과를 이용하여 입출력핀 및 전력핀의 수를 산출하고, 검증된 회로와 산출된 입출력핀 및 전력핀의 수를 고려하여 레이아웃을 추출한다. 추출된 레이아웃은 마스크로 제작된다. 따라서 IP에 대해 충분한 사전 지식을 갖고 있지 않더라도 SoC을 빠르고 용이하게 설계할 수 있다.