公开(公告)号：KR1019970052067A

公开(公告)日：1997-07-29

申请号：KR1019950053666

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 전치훈 ,  김윤태 ,  백종태

IPC: H01L21/205

公开(公告)号：KR1019970023694A

公开(公告)日：1997-05-30

申请号：KR1019950034141

申请日：1995-10-05

Applicant: 한국전자통신연구원

Inventor： 유병곤 ,  백종태 ,  장원익 ,  김광호

IPC: H01L21/265

Abstract: 본 발명은 반도체 제조용 장비에 사용되는 기판가열기구로서 반도체 소자 제작시에 웨이퍼 표면의 온도 균일도를 개선할 수 있고 또 가열온도를 정밀하게 제어할 수 있도록 한 기판 가열기구에 관한 것으로 종래의 서셉터는 주로 스테인레스로 제작되어 열전도가 좋지 않기 때문에 성장박막의 균일도에 나쁜 영향을 미치며, 온도차에 의한 변형이 일어나 서셉터와 히터 블록 사이에 틈이 생겨 온도가 불균일하게 되는 등의 문제점이 있었다.
본 발명에서는 열전도가 좋아 열균일도가 양호하고 가열온도의 제어가 용이하도록 반도체 소자 제작시 웨이퍼 표면을 가열하는 기판 가열기구로서 내부에 가스를 충전시킬 수 있도록 한 공간부를 갖는 서셉터와 상기 서셉터를 가열하기 위한 가열수단으로서 전면가열이나 부분가열하여도 열 균일도가 양호하도록 함을 특징으로 하는 것이다.

公开(公告)号：KR1019970018100A

公开(公告)日：1997-04-30

申请号：KR1019950030292

申请日：1995-09-15

Applicant: 한국전자통신연구원

Inventor： 백종태 ,  김윤태 ,  유형준

IPC: H01L21/288

Abstract: 본 발명은 접촉 홀 매립방법에 관한 것으로서, 접촉 홀에 의해 도선 또는 반도체기판의 확산 영역을 노출시키는 산화막을 형성하고, 이 산화막의 상부와 접촉 홀의 내부에 장벽 금속층과 젖음층을 순차적으로 형성하며, 상기 젖음층의 상부에 CVD 방법에 의해 도전성 금속층을 형성한 후 이 도전성 금속층 표면의 불순물과 산화물을 제거하도록 플라즈마 상태에서 세정 식각하고, 상기 세정 식각을 수행한 반응로에서 300∼500℃ 정도의 온도로 도전성 금속층을 리플로우시켜 보이드를 채워 접촉 홀을 매립한다. 따라서, 도전성 금속층 표면의 원자들의 이동 특성을 향상시켜 낮은 온도에서 리플로우가 가능하도록 하여 PN 접합면에 스파이크의 발생을 저하시킬 수 있으며, 또한, 도전성 금속층 표면의 원자들의 향상된 이동 특성은 아일랜드를 생성으로 인한 도선이 끊어지는 것을 방지할 수 있다.

公开(公告)号：KR1019960026318A

公开(公告)日：1996-07-22

申请号：KR1019940036356

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 이춘수 ,  강승열 ,  김상기 ,  백종태

IPC: H01L21/304

Abstract: 본 발명은 반도체 소자의 제조공정에 관한 것으로 특히 반도체의 오염물질을 제거하기 위하여 실시하는 습식세정 후 용이하게 건조할 수 있도록 하는 웨이퍼 건조 공정에 관한 것으로 웨이퍼의 습식 세정 후에 반드시 필요한 건조공정에 있어서 기존에 널리 사용되고 있는 스핀드라이어는 입자 제오염의 가능성이 높다는 문제점을 해소하기 위하여 입자 재오염을 최소화할 수 있는 건조공정으로 널리 사용되고 있는 “Marangoni drying”방법을 더욱 더 효과적으로 수행할 수 있도록 한 웨이터 건조방법으로서 본 발명에서는 휘발성이 강한 소수성(hydrophobic)의 유기 용매를 공정상에 첨가하므로써 건조 공정의 효율을 더욱 증대시킬 수 있도록 함을 특징으로 하는 것임.

公开(公告)号：KR1019960026309A

公开(公告)日：1996-07-22

申请号：KR1019940033481

申请日：1994-12-09

Applicant: 한국전자통신연구원

Inventor： 박형호 ,  조경익 ,  김경수 ,  이춘수 ,  백종태

IPC: H01L21/304

公开(公告)号：KR1019960026135A

公开(公告)日：1996-07-22

申请号：KR1019940036363

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 이응직 ,  이원종 ,  백종태

IPC: H01L21/203

Abstract: 본 발명은 ECR 플라즈마 장치에 있어서 균일한 플라즈마 밀도를 얻을 수 있도록 하기 위한 ECR 플라즈마 장치의 마그네트 구조 및 마그네트 배열방법에 관한 것으로 종래의 동일 구조의 마그네트 형태로는 ECR 공진층인 875gauss의 등자력선의 분포가 볼록렌즈 효과와 같은 현상이 나타나 플라즈마 밀도가 중심부가 가장 밀하고 자장자리에서 약해서 대면적 웨이퍼 처리시 문제가 있었으나 이러한 문제점을 개선하기 위하여 안출된 본 발명에서는 자장분포가 8인치 이상의 균일성을 가진 플라즈마 발생을 일으킬 수 있는 ECR 플라즈마장치의 마그네트 구조 및 배열 방법으로서 주마그네트와 부마그네트의 형태와 크기를 다르게 구성하여 균일성을 갖도록 하는 것을 특징으로 한다.

公开(公告)号：KR1019950013796B1

公开(公告)日：1995-11-16

申请号：KR1019920025019

申请日：1992-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 남기수 ,  백종태 ,  송윤호

IPC: H01L29/772

Abstract: forming a polycrystal silicon film(20) on a substrate(10); defining and forming an active region(20,20a) connected to both sides of the polycrystal silicon film(20), of which an interlayer part is separated to form a line pattern, and by which multichannels are formed; forming a gate oxide film(30) on the active region(20) and the exposed substrate; forming two gate eletrodes(40) to which one end is connected, being parallel with together; forming source/drain region(21) by implanting an impurity in the active region; and forming a metal or transparent electrode(60) by depositing a metal or a transparent conducting film after depositing an oxide film(50). The method forms double gate and multichannel structure TFT, reduces leakage current, and improves hydrogenation effect.

Abstract translation: 在衬底（10）上形成多晶硅膜（20）; 限定和形成连接到多晶硅膜（20）的两侧的有源区（20,20a），其中层间部分被分离以形成线图案，由此形成多通道; 在有源区（20）和暴露的衬底上形成栅氧化膜（30）; 形成一端连接的两个栅电极（40），并联在一起; 通过在有源区中注入杂质形成源/漏区（21）; 以及通过在沉积氧化膜（50）之后沉积金属或透明导电膜来形成金属或透明电极（60）。 该方法形成双栅和多通道结构TFT，减少漏电流，提高氢化效果。

公开(公告)号：KR100091107B1

公开(公告)日：1995-11-01

申请号：KR1019920025337

申请日：1992-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 유종선 ,  백종태 ,  남기수

IPC: H01L29/78

公开(公告)号：KR1019950011552B1

公开(公告)日：1995-10-06

申请号：KR1019910007294

申请日：1991-05-06

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박영준 ,  백종태 ,  남기수

IPC: H01L21/28

Abstract: The method is about the contact formation between the interconnection metals and forming method of an ohmic contact to all of N-plus type semiconductor and P-plus type semiconductor .The method includes the steps of; joining the interconnection structure of barrier layer and AlSi layer on N-type semiconductor; and forming the interconnection structure that is joined AlSi layer having the minimum width ,barrier layer and AlSi layer.

Abstract translation: 该方法是关于互连金属之间的接触形成和与所有N型半导体和P型半导体的欧姆接触的形成方法。该方法包括以下步骤： 连接N型半导体上的阻挡层和AlSi层的互连结构; 并形成具有最小宽度，阻挡层和AlSi层的AlSi层的互连结构。

公开(公告)号：KR100277533B1

公开(公告)日：2001-02-01

申请号：KR1019980028947

申请日：1998-07-16

Applicant: 한국전자통신연구원

Inventor： 김윤태 ,  이용일 ,  전치훈 ,  백종태

IPC: H01L29/78

Abstract: 본 발명은 니들(needle)형 센서 및 그 제조 방법에 관한 것이다.
본 발명은 미세 반도체 가공 기술을 이용하여 화학적으로 절대적인 전압을 결정하기 위한 기준 전극, 기준 전극에서 결정된 전압을 기준으로 하여 인가된 전압에 의해 동작하며, 실제적인 화학 반응이 일어나는 영역인 다수의 작업 전극, 작업 전극에 흐르는 전류의 절대량 변화를 측정하기 위한 카운터 전극, 기준 전극, 다수의 작업 전극, 카운터 전극에 각기 금속 배선을 통해 각기 전압을 공급하기 위한 전압 인가용 다수의 전극으로 이루어지며, 기준 전극, 다수의 작업 전극, 카운터 전극, 다수의 전압 인가용 전극 및 금속 배선은 니들형의 반도체 기판 상에 형성되는 니들형 센서 및 그 제조 방법을 제시한다.