-
公开(公告)号：KR1019970028615A
公开(公告)日：1997-06-24
申请号：KR1019950042594
申请日：1995-11-21
Applicant: 한국전자통신연구원
IPC: G01N1/28
Abstract: 본 발명은 X-선 회절분석용 밀폐형 시료지지대에 관한 것이다.
좀 더 구체적으로는, 본 발명은 X-선 회절분석용 시료를 대기로부터 밀폐하여 고정밀도로 X-선 회절분석을 수행할 수 있는 X-선 회절분석용 밀폐형 시료지지대에 관한 것이다.
본 발명의 X-선 회절분석용 밀폐형 시료지지대는 일면은 개방되고 타면에는 시료지지부(22)가 형성된 시료창(21)이 상부 중앙에 형성되어 시료를 지지하기 위한 시료지지판(20); 반원통체의 외주면 중앙부에 차단막 지지대(33)의 좌우로 띠 형태의 전면창(31)이 절개형성되고 전기한 전면 창(31)은 차단막(32)으로 차단되며, 전기한 반원통체의 평면 중앙부에는 관통구(34)가 형성되어 전기한 시료지지판(20) 상의 시료를 외부 대기로부터 밀폐하기 위한 시료지지판 덮개(30); 및 전기한 시료지지판(20) 상의 시료를 외부 대기로부터 밀폐하기 위한 시료지지판 덮개(30); 및 전기한 시료지지판(20)에 덮개(30)를 고정하기 위한 고정수단(40)으로 구성된다.-
公开(公告)号：KR1019970005115B1
公开(公告)日：1997-04-12
申请号：KR1019930012753
申请日：1993-07-07
Applicant: 한국전자통신연구원
IPC: G03F7/00
Abstract: A process for manufacturing a vertical type bipolar DRAM cell having a good integrated feature is disclosed. In the process, P- and a N- silicon area(1-b, 1-a) are formed on a N- type silicon substrate(1-c). Nitriding and oxidizing films(2, 3) are deposited on N- silicon area(1-a) and are dry etched. N- silicon area(1-a) is dry etched. An oxidizing film(5) is grown, and P- silicon area(1-b) is dry etched. A nitriding film(7) is deposited to form N+ silicon area(8) and a field oxidizing film(9). A polysilicon(10) is deposited and polished, and a polysilicon(10') is dry etched. Nitriding and oxidizing film(11,14) are deposited to form a sensitive film pattern(15). Polysilicon(10') is dry etched to form a word line. Oxidizing and polysilicon films(16,17) are deposited, and polysilicon film(17) is polished. Oxidizing films(14,16) are dry etched to a collect self-embedding contact area. A polysilicon film(18) is dry etched, and a plate polysilicon film(22) is deposited to form a bit line.
Abstract translation: 公开了一种具有良好集成特征的垂直型双极性DRAM单元的制造方法。 在该工艺中，在N-型硅衬底（1-c）上形成P-和N-硅区域（1-b，1-a）。 氮化和氧化膜（2,3）沉积在N-硅区域（1-a）上，并被干蚀刻。 N-硅区（1-a）被干蚀刻。 生长氧化膜（5），并干蚀刻P-硅区（1-b）。 沉积氮化膜（7）以形成N +硅区域（8）和场氧化膜（9）。 多晶硅（10）被沉积和抛光，并且多晶硅（10'）被干蚀刻。 沉积氮化和氧化膜（11,14）以形成敏感的膜图案（15）。 将多晶硅（10'）干蚀刻以形成字线。 沉积氧化和多晶硅膜（16,17），并抛光多晶硅膜（17）。 将氧化膜（14,16）干式蚀刻到收集的自嵌入接触区域。 干蚀刻多晶硅膜（18），沉积板状多晶硅膜（22）以形成位线。
-
公开(公告)号：KR1019930008841B1
公开(公告)日：1993-09-16
申请号：KR1019900014262
申请日：1990-09-10
Applicant: 한국전자통신연구원
Abstract: The method for reducing the aspect ratio of contact hole form, solves problems of metal step coverage in depositing metal. The method for forming a contact hole on oxidized film (2) deposited on silicon substrate (1), comprises the steps of: forming contact hole pattern (3a) on photosensitive film (3) by a photo mask process; dry-etching primary contact hole (2a) with a certain depth (h1) on the film (2) by freon gas plasma; dry-etching the film (3) with a certain width (W) by oxygen gas plasma; dry-etching secondary contact hole (2b) with a certain depth (h2) by freon gas plasma; over-etching the film (2) by freon gas plasma with high C/F ratio after dry-etching the film (2) by freon gas plasma and widening the film (3) by oxygen gas plasma; removing the film (3) on the oxidized film (2) by H2SO4/H2O2 solution.
Abstract translation: 减小接触孔形式的纵横比的方法，解决了沉积金属中金属层覆盖的问题。 沉积在硅衬底（1）上的氧化膜（2）上形成接触孔的方法包括以下步骤：通过光掩模法在感光膜（3）上形成接触孔图案（3a）; 通过氟利昂气体等离子体在膜（2）上干蚀刻具有一定深度（h1）的初级接触孔（2a） 用氧气等离子体干燥一定宽度（W）的薄膜（3）; 通过氟利昂气体等离子体干蚀刻具有一定深度（h2）的二次接触孔（2b）; 通过氟利昂气体等离子体干蚀刻膜（2）并用氧气等离子体扩大膜（3）后，用高C / F比的氟利昂气体等离子体对膜（2）进行过蚀刻; 通过H 2 SO 4 / H 2 O 2溶液除去氧化膜（2）上的膜（3）。
-
公开(公告)号：KR100155305B1
公开(公告)日：1998-12-01
申请号：KR1019940036356
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L21/304
Abstract: 본 발명은 반도체 제조공정에 관한 것으로 특히 반도체의 오염물질을 제거하기 위하여 실시하는 습식 세정 후 용이하게 건조할 수 있도록 하는 웨이퍼 건조 방법에 관한 것으로 웨이퍼의 습식 세정 후 반드시 필요한 건조공정에 있어서 기존에 널리 사용되고 있는 스핀 드라이어는 입자 재오염의 가능성이 높다는 문제점을 해소하기 위하여 입자 재오염을 최소화할 수 있는 건조공정으로 널리 사용되고 있는 Marangoni 건조 방법을 더욱 더 효과적으로 수행할 수 있도록 한 웨이퍼 건조방법으로서 본 발명에서는 웨이퍼 건조공정에 캐리어 가스(carrier gas)를 통하여 기상으로 공급되는 유기용매 및 소수성 유기용매와 같은 2종의 유기용매 중 시료의 목적에 적합한 유기용매를 1종씩 선택하여 사용하거나, 2종의 유기용매를 동시에 공급할 수 있는 소수성 유기 용매 공급장치를 추가하여 휘발성이 강한 유기용매를 순수(DI water)보다 비중이 낮은 것을 선택하면 사용하려는 유기용매가 주 세정원인 순수의 수면 위에 있도록 할 수 있으며, 또 다른 조건으로 유기용매가 순수에 용해되지 않으면 순수의 수면 위에서 순수/유기용매의 계면이 형성되도록 할 수 있도록 함으로써, 건조공정의 효율을 더욱 증대시킬 수 있도록 함을 특징으로 하는 것임.
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019970000224B1
公开(公告)日：1997-01-06
申请号：KR1019930016119
申请日：1993-08-19
Applicant: 한국전자통신연구원
IPC: H01L27/108
Abstract: forming a P well layer(2) and an N well layer(3) on a P substrate(1) to define a gate region of a CMOS; depositing a nitride film(9) and an oxide film(10) to isolate the CMOS after defining a base region(7) and a collector region(8) of a VBT in the N well layer(3); etching a silicon of the collector region; forming a VBT base by etching the silicon on the base region(7); forming an emitter region(13) and a pillar-isolation oxide film(14); defining a base word line; planarizing an oxide film(16) by an etch-back; etching the polysilicon(15); forming a polysilicon oxide film(17) by oxidizing the polysilicon(15) except the base region(7); removing a nitride film(18) on the CMOS region and on the collector region; defining a storage region(22); and defining a plate region(24) by depositing a polysilicon after depositing a dielectric material(23).
Abstract translation: 在P基板（1）上形成P阱层（2）和N阱层（3）以限定CMOS的栅极区域; 在限定N阱层（3）中的VBT的基极区域（7）和集电极区域（8）之后，沉积氮化物膜（9）和氧化膜（10）以隔离CMOS; 蚀刻集电区域的硅; 通过蚀刻基底区域（7）上的硅来形成VBT基底; 形成发射极区（13）和柱隔离氧化膜（14）; 定义基本字线; 通过回蚀将氧化膜（16）平坦化; 蚀刻多晶硅（15）; 通过氧化除了所述基极区域（7）之外的多晶硅（15），形成多晶硅氧化膜（17）。 去除所述CMOS区域和所述集电极区域上的氮化物膜（18）; 限定存储区域（22）; 以及通过在沉积介电材料（23）之后沉积多晶硅来限定板区（24）。
-
公开(公告)号：KR100174867B1
公开(公告)日：1999-04-01
申请号：KR1019940035475
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H01L21/304
Abstract: 본 발명은 반도체 제조장치에 있어서 특히 웨이퍼 박막의 연마시 연마제의 온도변화를 줄여주며 연마된 박막두께의 균일도를 향상하고 평탄화 할 수 있도록 하는 화학, 기계적 연마기의 스핀들 테이블 어셈블리에 관한 것으로 본 발명은 평탄화 기술에 사용되는 화학, 기계적 연마장비를 개선하여 단위공정의 질적 향상과 공정의 안정화를 도모할 수 있도록 화학적 기계적 연마장치의 스핀들 테이블 어셈블리의 구조를 알루미늄 플레이터, 온수순환 탱크, 연마용액공급탱크, 연마를 패드 위로 보내는 미세관 패드등으로 구성되도록 하며, 연마시 패드 아래에서 패드 위로 연마용액이 공급되도록 함을 특징으로 하는 것이다.
-
公开(公告)号：KR1019950003917A
公开(公告)日：1995-02-17
申请号：KR1019930012753
申请日：1993-07-07
Applicant: 한국전자통신연구원
IPC: G03F7/00
Abstract: 다이나믹 램의 계속적인 고밀도화 추세에 따라 평면구조의 다이나믹 셀 구조는 그 한계점에 이르러 새로운 수직구조형 DRAM Cell의 개발이 요구되는데, 본 발명은 집적도면에서 우수한 수직구조의 바이폴라 다이나믹 램 셀 제조방법에 관한 것으로 종래의 바이폴라 다이나믹 램 셀 제조공정은 워드라인용 폴리실리콘 막 형성과 평탄화 공정에서 감광막 에치백(etch-bacl)공정시 감광막 도포공정이 패턴간격 및 외형비(aspect ration)등에 영향을 받고 워드라인 폴리실리콘막과 기억 폴리실리콘막간의 전기적 격리공정 및 콜렉터 영역의 자기매립 접촉 형성공정에서 과도한 열처리가 워드라인 폴리실리콘을 통한 베이스영역에의 도핑 조절을 어렵게 하고 콜렉터위의 질화막에 스트레스를 유발시켜 콜렉터 측면이 산화되어 콜렉터 영역이 좁아져서 생산성이 저하 므로 폴리실리콘의 폴리쉬(polish) 공정을 사용하여 워드라인 형성 공정과 평탄화 공정을 간편화하고 워드라인과 기억폴리실리콘간의 전기적 격리 및 콜렉터 영역에서의 자기매립 접촉영역 형성공정의 여유도와 균일성을 향상시켜 수직구조의 바이폴라 다이나믹 램 셀 제작의 생산성을 높인다.
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.019 seconds)
